|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
無線電子工学および電気工学の百科事典 周波数シンセサイザーの基本理論。 無線エレクトロニクスと電気工学の百科事典
導入 Phase-Locked Loop (PLL) は広く使用されている独自のノードであり、一部の企業によって個別の IC として製造されています。 PLL には、位相検出器、増幅器、および電圧制御発振器 (VCO) が含まれており、アナログ技術とデジタル技術の組み合わせです。 トーン デコーディング、AM および FM 復調、周波数逓倍、周波数合成、ノイズの多い条件下 (磁気記録など) での信号クロッキング、および信号回復のための PLL のアプリケーションについて簡単に説明します。 ディスクリート コンポーネントに PLL を実装することの難しさと、PLL が十分に信頼できる動作をすることができないという信念に基づく、従来の反 PLL バイアスがあります。 しかし、安価で使いやすい PLL デバイスが多数登場した現在、その普及に対する最初の障害はすぐに取り除かれています。 PLL が適切に設計され、その限界まで使用されている場合、オペアンプやフリップフロップと同じくらい信頼性の高い回路要素になります。
古典的なPLL回路を図1に示します。 位相検出器は、XNUMXつの入力信号の周波数を比較し、それらの位相の不一致の尺度である出力信号を生成します（たとえば、周波数が異なる場合、周期的な差周波数出力が生成されます）。 周波数finとfgoonが互いに等しくない場合、位相エラー信号は、フィルタリングと増幅の後、VCOに影響を与え、周波数fgoonをfinに近づけます。 通常モードでは、VCOは周波数フィンをすばやく「ロック」し、入力信号に対して一定の位相シフトを維持します。 フィルタリング後、位相検出器の出力はDC電圧であり、VCOの制御信号は入力周波数の測定値であるため、PLLがFM検出およびトーンデコード（デジタル電話）に使用できることは明らかです。ライン伝送）。 VCO出力は、周波数フィンの信号を生成します。 同時に、それは信号フィンの「クリーンな」コピーであり、それ自体が干渉の影響を受ける可能性があります。 ＶＣＯの出力周期信号は任意の形状（三角形、正弦波など）を有することができるので、これは、例えば、入力パルスシーケンスと同期した正弦波信号を形成することを可能にする。 多くの場合、PLL 回路は、VCO の出力と位相検出器の間に接続されたモジュロ n カウンターを使用します。 このカウンタを使用して、ファクス入力基準周波数の倍数である周波数が取得されます。 これは、主電源の干渉を抑えるために、統合コンバータ (XNUMX 段または充電バランス付き) で主電源周波数の倍数であるクロック パルスを生成するのに便利です。 このようなスキームに基づいて、周波数シンセサイザーも構築されます。 PLL デバイス コンポーネント 位相検出器。 現在、位相検出器には主に 1 つのタイプがあり、タイプ 2 およびタイプ 1 とも呼ばれます。タイプ 2 検出器はアナログまたはデジタル方形波信号で動作し、タイプ 1 検出器はデジタル スイッチング (エッジ) で動作します。 タイプ 565 の代表的なものは、IC4044 (リニア) および 2 (TTL)、タイプ 4046-XNUMX (CMOS) です。 最も単純なタイプ1（デジタル）位相検出器はXORゲートであり、その回路を図2に示します。 同じ図は、（ローパスフィルタリング後の）検出器の出力電圧の、デューティサイクルが50％の入力長方形信号の位相差への依存性を示しています。 タイプ1（線形）位相検出器は、「バランスドミキサー」としても知られる「XNUMXつの正方形」の乗算器に基づいていますが、同様の位相特性を備えています。 このタイプの位相検出器は非常に線形であり、同期検出に使用されます。
タイプ2位相検出器は、図3に示すように、入力信号のエッジとVCOの出力での信号の相対位置にのみ敏感です。 VCO出力信号のエッジが基準信号のエッジの前に現れるか後に現れるかに応じて、位相比較器の出力はそれぞれリードパルスまたはラグパルスを生成します。
図に示すように、これらのパルスの持続時間は、対応する信号のエッジ間の時間間隔に等しくなります。 図4に示すように、リードパルスまたはラグパルスの動作中、出力回路はそれぞれ電流をドレインまたは供給し、出力で得られる平均電圧は位相差に依存します。 この回路の動作は、入力信号のデューティサイクルとは完全に独立しています（前述のタイプ1位相比較回路とは対照的です）。 もう1つの利点は、入力信号が同期しているときに出力がまったくないことです。 これは、出力に「リップル」がないことを意味します。これにより、タイプXNUMX位相検出器で周期的な位相変調が発生します。
位相検出器のXNUMXつの主要なタイプの比較特性は次のとおりです。 表1
これら 1 種類の位相検出器には、もう 1 つの違いがあります。 タイプ XNUMX 検出器の出力は、常に制御ループで後続のフィルタリングを必要とします (詳細については以下を参照してください)。 したがって、タイプ XNUMX 検出器 PLL では、ループ フィルタはローパス フィルタとして機能し、全振幅のロジック信号を平滑化します。 この場合、残留脈動が常に存在し、その結果、周期的な位相振動が発生します。 PLL が周波数逓倍または合成に使用される回路では、これにより出力信号の「横方向の位相変調」が発生します。 対照的に、タイプ 2 検出器は、基準信号と VCO 信号の間に位相の不一致がある場合にのみ出力パルスを生成します。 不一致がない場合、検出器の出力は開回路のように動作し、ループ フィルタ コンデンサはストレージ デバイスとして機能し、VCO が目的の周波数を維持する電圧を保存します。 基準信号の周波数が変化すると、位相検出器は一連の短いパルスを生成し、VCO を同期に戻すために必要な新しい電圧までコンデンサを充電 (または放電) します。 電圧制御発電機。 フェーズロックループシステムの重要なコンポーネントは発振器であり、その周波数は位相検出器の出力から制御できます。 一部のPLLICには、565ラインエレメントや4046 CMOSエレメントなどのVCOが含まれています。また、4024（上記の4044 TTL位相検出器に加えて）やさまざまな74xxシリーズTTLエレメント（上記の74 TTL位相検出器に加えて）などの個別のVCOICもあります。たとえば、124S74および324LS327-8038）。 VCOのもう2206つの興味深いクラスは、正弦波出力（2、XNUMXなど）を備えた発振器です。 それらは、歪んだ入力信号で純粋な正弦波を生成します。 表XNUMXに、さまざまなVCOの概要を示します。 表2
VCO周波数は論理回路の制限を受けないことに注意してください。 たとえば、バラクター（可変容量ダイオード）を備えた無線周波数発生器を使用できます（図5）。
これについて詳しく説明することなく、反射型クライストロンに基づくマイクロ波（GHz）ジェネレーターでも使用できることに注意してください。これは、反射器の両端の電圧を変更することによって調整されます。 当然、このタイプの発振器を備えたPLLデバイスにはRF位相検出器が含まれている必要があります。 PLLシステムでは、VCOの周波数と電圧の線形性が高すぎる必要はありません。 ただし、非線形性が大きい場合、透過係数は周波数とともに変化するため、安定性のマージンを大きくする必要があります。 PLL設計 制御ループを閉じる. 位相検出器の出力では、入力信号と基準信号間の位相差の存在に関連するエラー信号が生成されます。 VCO 入力電圧はその周波数を制御します。 閉制御ループを作成するには、オペアンプを備えた回路で行われているように、特定のゲインを持つフィードバック回路でカバーするだけで十分であるように思われるかもしれません。 ただし、ここで重要な違いが 90 つあります。 従来の回路では、フィードバックによって制御される量は、エラー信号を生成するために測定される量と同じか、少なくとも比例します。 たとえば、増幅器では、出力電圧が測定され、それに応じて入力電圧が調整されます。 統合は PLL システムで行われます。 位相を測定し、周波数に作用します。位相は周波数の積分です。 これにより、制御ループで XNUMX° の位相シフトが発生します。 ループのフィードバック回路に導入された積分器は 90° の追加の位相遅延を提供するため、ループの全体的なゲインが 90 に等しい周波数で自励励起が発生する可能性があります。 最も単純な解決策は、少なくとも回路全体のゲインが XNUMX に近い周波数で位相遅れを生成する他のすべての要素を回路から除外することです。 結局のところ、オペアンプはほぼ全周波数範囲にわたって XNUMX° の位相遅れを示しますが、依然として良好な性能を発揮します。 これは問題を解決するための最初のアプローチであり、その結果、いわゆる「一次ループ」が生じます。 これは上記の PLL ブロック図に似ていますが、ローパス フィルターがありません。 このような 2 次システムは多くの場合に使用されますが、必要な「フライホイール」特性、つまり入力信号のノイズや変動を平滑化する機能を備えていません。 さらに、位相検出器の出力が直接 VCO を制御するため、VCO 出力信号と基準信号との間の一定の位相関係を XNUMX 次ループで維持することはできません。 不安定性を防ぐための XNUMX 次ループには、フィードバック ループに追加のローパス フィルターが含まれています。 これにより、スムージング性が発生し、キャプチャ範囲が狭くなり、キャプチャ時間が長くなります。 さらに、以下に示すように、タイプ XNUMX 位相検出器を備えた XNUMX 次ループは、基準信号と VCO の出力との間のゼロ位相差との同期を提供します。 ほとんどのアプリケーションでは、PLL システムは出力信号の位相の小さな変動を提供するだけでなく、ある程度のメモリまたは「フライホイール」特性を備えている必要があるため、XNUMX 次ループはほとんどどこでも使用されます。 XNUMX 次回路は、低周波数で高ゲインを可能にし、安定性を高めます (フィードバック アンプと同様)。 次に、PLL の使用例を見てみましょう。 周波数乗数。 開発例。 PLLシステムは、周波数が入力周波数の倍数である信号を生成するためによく使用されます。 周波数シンセサイザでは、出力周波数は、整数nに安定化された低周波数基準信号の周波数（たとえば、1 Hz）を掛けることによって得られます。 番号nはデジタル形式で設定され、調整可能な番号ジェネレーターはコンピューターから制御できます。 より一般的なケースでは、PLLデバイスを使用して、このデバイスですでに使用可能な基準周波数と同期したクロック周波数を生成することができます。 たとえば、61,440ステージADCが7,5kHzのクロック信号を必要としているとします。 この周波数では、毎秒4096の測定値が得られます。 最初のステージは4096クロックサイクル続き（XNUMXステージADCではこのステージの持続時間は一定であることを思い出してください）、XNUMX番目のステージの最大持続時間はXNUMXサイクルになります。 PLL回路の特徴は、周波数61,440kHzのクロック信号を60Hz（61,440 = 60x1024）の主電源周波数に同期できることです。これにより、コンバータ入力での主電源干渉を完全に抑制することができます。 最初に、VCO出力と位相検出器の間に接続された追加のカウンター（nによる分周器）を含む標準のPLL回路（図6）を考えてみましょう。
この図は、回路の各機能要素の伝達係数を示しています。これは、安定性の計算に役立ちます。 特に、位相検出器が位相を電圧に変換し、VCOが電圧を時間に関する位相の導関数、つまり周波数に変換することに特に注意してください。 したがって、位相を入力変数と見なすと、VCOは積分器として機能すると見なすことができます。 固定エラー入力電圧は、VCOの出力で直線的に増加する位相エラーを引き起こします。 ローパスフィルターとnによる分周器のゲインはXNUMX未満です。 安定性と位相シフト 図 7 は、XNUMX 次 PLL の安定性を評価できるボード線図を示しています。
VCOは、時定数が1 / fで位相が90°遅れている積分器として動作します（つまり、時定数は1 / jwに比例し、コンデンサは電流源によって充電されます）。 位相マージン（回路の全体的なゲインが180に等しい周波数での1°と位相シフトの差）を作成するために、抵抗がローパスフィルターのコンデンサと直列に接続されます。一部の周波数での安定性の低下を防ぎます（伝達関数の「ゼロ」を導入）。 VCOとフィルターの特性を組み合わせると、図に示す全体的なループゲインのボード線図が得られます。 スロープが6dB/オクターブ（ユニティゲイン領域）である限り、ループは安定します。 これは、リードラグローパスフィルタを使用し、その特性を適切に選択することで実現されます（オペアンプのリードラグ位相補償回路でも同様です）。 次のセクションでは、これがどのように行われるかを示します。 伝達係数の計算 図 8 は、61 Hz の周波数シンセサイザの PLL 回路を示しています。 位相検出器と VCO は、440 タイプの CMOS IC に基づく PLL の一部です。
この回路では、前面で動作する位相検出器のバージョンが使用されますが、IC 4046 には両方のオプションがあります。 回路の出力は、Ucc または 0 V レベルのパルス信号を提供するパルス CMOS トランジスタのペアによって形成されます. 実際には、これは以前に検討された 0 状態の出力です。出力抵抗が高い状態です。 1 V および Ucc の制御電圧レベルによって設定される最大および最小 VCO 周波数は、定格データに従って抵抗 R2 および R1 とコンデンサ C4046 を選択することによって決定されます。 要素 XNUMX の技術データから、回路の重大な欠点を特定できます。それは、電源電圧の安定性に対する感度が高いことです。 輪郭の他の要素の選択は、PLL の標準手順に従って実行されます。 VCO範囲を選択したら、あとはシステムの非常に重要な部分であるローパスフィルターを設計するだけです。 制御ループ全体のゲインを計算することから始めましょう。 表3に、個々のコンポーネントの計算式を示します（図6による）。 表 3. PLL ゲインの計算 計算は、周波数 f と循環周波数 w またはヘルツをキロヘルツと混同しないように、慎重に行う必要があります。 これまで、係数 Kj だけを決定したわけではありません。 ループ全体のゲインの式を書くことで決定できますが、最初に VCO が積分器であることを思い出して、次のように書きます。
したがって、全体的なゲインは
次に、ゲインがXNUMXに等しくなる周波数を選択しましょう。 単一の送信周波数は、ループが入力周波数の変化を適切に追跡できるように十分に高く選択されますが、入力信号のノイズとスパイクを滑らかにするのに十分に低くも選択されます。 たとえば、入力FM信号を復調したり、高速トーンのシーケンスをデコードしたりするように設計されたPLLシステムは、高速である必要があります（FM信号の場合、ループ帯域幅は入力信号と一致する必要があります。つまり、最大変調周波数に等しく、トーンデコードの場合、時間定数ループはトーンの持続時間よりも短くする必要があります）。 一方、このシステムは、安定した、またはゆっくりと変化する入力周波数の特定の値を追跡するように設計されているため、単一の伝送速度を低くする必要があります。 これにより、出力での位相「ノイズ」が減少し、入力での干渉やグリッチに対する感度が低下します。 フィルタコンデンサが電圧を蓄積し、VCOが目的の出力周波数を生成し続けるため、入力信号の短時間の中断でさえほとんど目立たなくなります。 言われたことを考慮して、我々は単一の送信の周波数を選択しますf2 2 Hz、または12,6 rad/sに等しい。 これは基準周波数をはるかに下回っており、主電源周波数の偏差がこの値を超える可能性はほとんどありません（電気エネルギーは大きな機械的慣性を持つ大型発電機によって生成されることを思い出してください）。 ローパスフィルター特性のブレークポイント（その「ゼロ」）は、原則として、f未満の周波数で選択されます。2 3 ～ 5 倍で、十分な位相余裕が得られます。 単純な RC 回路の位相シフトは、シフトが 0° である -90 dB (「極」) の周波数に対して、0,1 ～ 10 の周波数範囲で 3 ～ 45° 変化することを思い出してください。 そこで、0,5 Hz、つまり 3,1 rad/s に等しいゼロ周波数を選択しましょう (図 9)。 ブレークポイント f1 は、時定数 R4C2 を決定します: R4C2=1/2pf1。 まず、C2=1μF、R4=330kΩと仮定します。 あとは、周波数 f での透過係数が 3 に等しいという条件から抵抗 RXNUMX の値を選択するだけです。2. この操作を行うと、R3 \u4,3d XNUMX MΩ であることがわかります。
エクササイズ. 選択したフィルター コンポーネントで、f2=2,0 Hz でのゲインが実際に 1,0 であることを確認します。 取得したフィルターパラメーターの値が不便な場合があり、それらを再計算するか、ユニティゲイン周波数をわずかにシフトする必要があります。 これらの値は、CMOS PLL で許容されます (通常の VCO 入力抵抗は 1012 オーム)、およびバイポーラ トランジスタ (たとえば、タイプ 4044) の PLL の場合、オペアンプを使用して抵抗を一致させる必要がある場合があります。 この例のフィルタの設計を簡素化するために、タイプ 2 エッジ スイッチ位相検出器が使用されました。 このソリューションは、ネットワーク干渉のレベルが高いため、実際には最適ではない場合があります。 アナログ入力回路を慎重に選択することにより (たとえば、シュミット トリガを使用できます)、優れた回路性能を実現できます。 それ以外の場合は、XOR タイプ 1 位相検出器を使用することをお勧めします。 試行錯誤法 電子回路を設計する技術が、回路が機能するまでフィルターパラメータを変更することである人々がいます。 読者がその3人である場合、彼はこの問題へのアプローチを変更する必要があります。 PLLシステムの評判が悪いのは、おそらくそのような開発者のせいであり、それが詳細な計算を行った理由です。 それでも、試行錯誤の方法を使用して開発者を支援してみましょう。R2C4は輪郭の平滑化時間を決定し、比率R3 / R4-減衰、つまり周波数ホッピング中に過負荷がないことを決定します。 R0,2=3RXNUMXから始めることをお勧めします。 ビデオ端末のクロック生成 60 Hz の主電源周波数と同期した高周波発生器を使用して、英数字コンピュータ端末機器でクロック信号を生成することができます。 ビデオ ディスプレイの情報の標準的な出力速度は、30 秒あたり 1 フレームです。 ネットワーク干渉はほとんど常に存在するため、たとえそれが小さくても、画像の「ローリング」が遅くなります。 これは、電源周波数とディスプレイの垂直チャネルとの間に正確な同期がない場合に発生します。 この問題を解決する良い方法は、PLL システムを使用することです。 この場合、高周波 VCO (周波数が約 15 MHz、60 Hz の倍数) を使用し、このメインの高周波クロック シーケンスを分周した信号を使用して、各文字のポイントを順次形成する必要があります。 、フレーム内の行の長さと行数。 PLLのキャプチャと追跡 明らかに、入力信号がフィードバック信号の許容範囲外にならない限り、PLL は同期を維持します。 興味深い質問は、システムが最初に同期に入るということです。 初期の周波数不一致により、位相検出器の出力に周期的な差周波数信号が生成されます。 リップルはフィルタリング後に減少し、一定のエラー信号が表示されます。 キャプチャ プロセス。 質問への答えはそれほど単純ではありません。 低周波数ではエラー信号の減衰がないため、1次制御システムは常に同期しています。 XNUMX次ループは、位相検出器のタイプとローパスフィルターの帯域幅に応じて、同期と非同期の両方になる可能性があります。 さらに、XORタイプXNUMX位相検出器は、フィルターの時定数に依存する取得帯域幅が制限されています。 この状況は、特定の周波数範囲でのみ同期する必要があるPLLシステムを構築する必要がある場合に使用できます。 ロックプロセスは次のとおりです。位相エラー信号によってVCO周波数が基準周波数に収束すると、エラー波形の変化が遅くなり、その逆も同様です。 この信号は非対称であるため、fgunがfopに近づくサイクルの一部でゆっくりとした変化が発生します。 その結果、平均DC電圧がゼロ以外の場合、PLLはロックモードになります。 図10に示すように、VCO入力電圧はキャプチャプロセス中に変化します。 チャートの最後のスパイク（オーバーシュート）に注意してください。 その理由は非常に興味深いものです。 VCO周波数が必要な値（VCO入力の電圧レベルで示される）に達した場合でも、コモンモードがないことが判明する可能性があるため、システムが必ずしもロックに入ったことを意味するわけではありません。 これにより、カーブがオーバーシュートする可能性があります。 明らかに、それぞれの場合のキャプチャプロセスは異なる方法で発生します。
キャプチャと追跡のストリップ タイプ 1 XOR 位相検出器を使用する場合、取得帯域幅はローパス フィルターの時定数によって制限されます。 周波数に大きな初期差がある場合、ミスマッチ信号はフィルターによって大幅に減衰され、キャプチャーが発生しないため、これは一定の意味があります。 明らかに、ローパス フィルターの時定数を大きくすると、キャプチャ帯域が狭くなります。これは、ループ ゲインを小さくすることと同じです。 前線に沿って動作する位相検出器には、そのような制限がないことがわかります。 両方のタイプの回路のトラッキング帯域幅は、VCO 制御電圧範囲に依存します。 PLLシステムの使用例 周波数シンセサイザと周波数逓倍器での PLL の使用については既に説明しました。 後者に関しては、考慮された例からわかるように、PLL を使用する利点は非常に明白であるため、PLL の使用に疑いの余地はありません。 単純な乗算器 (つまり、デジタル システム用の高周波クロック) は基準ジッタの問題さえなく、XNUMX 次システムは非常にうまく使用できます。 さまざまな使用分野の観点から興味深いPLLのいくつかのアプリケーションを見てみましょう。 FM信号検出 周波数変調では、情報信号の変化に比例して搬送波信号の周波数を変化させることにより、情報が符号化されます。 変調された情報を復元するには、位相検出器を使用する方法と PLL を使用する方法の XNUMX つがあります。 ここでの「検波」とは、復調方式のことを指します。 最も単純なケースでは、PLL は入力信号と同期します。 VCO に印加され、その周波数を制御する電圧は入力周波数に比例するため、目的の復調信号となります (図 11)。 このようなシステムでは、フィルタの帯域幅は、変調信号に対応できる十分な広さを選択する必要があります。 言い換えれば、PLL の応答時間は、再構成された信号の偏差の範囲に比べて短くなければなりません。 PLL には、通信チャネルを介して送信される信号を供給しないでください。 ここでは、周波数変換中に受信機ミキサーで取得される「中間周波数」を使用できます。 この FM 検出方法では、可聴周波数での歪みを回避するために、高い直線性を備えた VCO が必要です。
12 番目の FM 検出方法では、位相検出器のみを使用し、PLL は使用しません。 原理を図 XNUMX に示します。 元の入力信号と位相がシフトされた同じ信号が位相検出器に供給され、その出力に特定の電圧が表示されます。
位相シフト回路は、周波数に比例して位相シフトを変化させます（通常は共振LC回路で行われます）。 したがって、復調器の出力信号は出力周波数に線形依存します。 この手法は「ダブルバランス直交FM検出」と呼ばれます。 多くのICで、中間周波数増幅器/検出器パス（たとえば、CA3089タイプ）を実装するために使用されます。 AM信号検出 出力信号と振幅高周波信号の瞬時値との間に比例関係を与える方法を考えてみましょう。 通常、これには矯正が使用されます（図13）。
図 14 は、PLL を使用した独自の方法 (「ホモダイン検波法」) を示しています。PLL システムは、変調された搬送波の周波数と同じ周波数の矩形パルスを生成します。入力信号を PLL の出力信号で乗算した後、一種の全波整流が得られた後、残りのキャリア周波数をローパス フィルターで除去して、変調エンベロープを取得するだけです。XOR 位相検出器を使用する場合、出力信号は 90 ° out です。したがって、PLL と乗算器の間に、90 ° の位相シフトを持つ移相回路を含める必要があります。
クロック同期と信号回復。 デジタル信号伝送システムでは、情報は通信チャネルを介してシリアル形式で伝送されます。 この情報は、本質的にデジタルである場合もあれば、パルス符号変調 (PCM) の場合のように、アナログ情報のデジタル版である場合もあります. 磁気テープまたはディスクからデジタル情報をデコードするときにも、同様の状況が発生します. どちらの場合も、干渉または変化パルスの発生周波数 (テープの引っ張りなどによる) と、入力情報の周波数と同じ周波数の歪みのないクロック信号を取得する必要があります。たとえば、ノイズとピックアップを除去するのに役立つだけで、テープ速度のゆっくりした変化を追跡することはできません。 文学:
著者: ポール・ホロウィッツ、ハーバード大学、ウィンフィールド・ヒル。 出版物: N. ボルシャコフ、rf.atnn.ru
昆虫用エアトラップ
01.05.2024 地球磁場に対するスペースデブリの脅威
01.05.2024 バルク物質の固化
30.04.2024
▪ 記事 群衆を信頼してはなりません - 空虚で欺瞞的です。 人気の表現 ▪ アーネスト・ヘミングウェイの寓話『老人と海』で、老漁師が戦った魚は何でしょう? 詳細な回答 ▪ 記事 定電圧インジケーター。 無線エレクトロニクスと電気工学の百科事典 ▪ 記事 SEC-850M受信機の改良。 無線エレクトロニクスと電気工学の百科事典 記事へのコメント： カレン [アップ]クラス ![[！]](https://diagram.com.ua/comments/smilies/excl.gif){kind=small}
ホームページ | 図書館 | 物品 | サイトマップ | サイトレビュー
www.diagram.com.ua |
他の記事も見る セクション 
科学技術の最新ニュース、新しい電子機器：
このページのすべての言語