無線電子工学および電気工学の百科事典 SAMSUNG FLASH メモリーチップ。 参照データ この記事では、4 ギガビット フラッシュ メモリ チップ K9K4G08Q0M-YCB0/YIB0、K9K4G16Q0M- YCBO/YIBO、K9K4G08U0M- YCBO/YIBO、K9K4G16U0M-YCB0/YIB0 について説明します。 これらの超小型回路は、民生用、産業用、およびコンピューター デバイスの不揮発性メモリとして使用されます。 デジタル ビデオや写真のカメラ、ボイス レコーダー、留守番電話では、これらのチップは、ソリッド ステート フラッシュ ドライブの一部として画像と音声のメモリとして使用されます。 フラッシュ メモリ チップは、供給電圧とアーキテクチャに応じてグループに分けられます (表 1)。 表で。 図 2 にフラッシュメモリチップのピン配置を示します。 表1
表2
K9K4GXXX0M チップは、4 Mb の予備容量を備えた 128 Gb の容量 (実際の容量は 4 ビット)、最大 429M の書き込み/消去サイクルの信頼性を備えた 185 Mb x 024 または 512 Mb x 8 アーキテクチャを備えています。 256 ビット チップは 16 x 1 ページで構成され、8 ビット チップは 2112 x 8 列で構成されます。 すべてのマイクロ回路には、16 ビット マイクロ回路の場合はアドレス 1056 ~ 16 の 128 行、2048 ビットのマイクロ回路の場合はアドレス 2111 ~ 8 の 64 列にスペア ビットがあります。 メモリセルとI/Oポート間のページ読み取り/書き込み動作中のデータ転送を組織化するために、これらのマイクロ回路には、1024ビットマイクロ回路の場合は1055バイト、16ビットマイクロ回路の場合は2112ワードのサイズのデータレジスタと、レジスタが接続されています。シリーズと適切なサイズの相互キャッシュ。 メモリ アレイは、異なるページに配置され、NAND 構造によって結合された 8 個の接続されたセルから構築されます。 1056 個の 16I-NOT 構造を組み合わせ、32 ページに配置された 32 個のセルがブロックを構成します。 135168 ビットまたは 2 ビットのブロックの集合がメモリ アレイを構成します。 読み取り操作はページごとに実行されますが、消去操作はブロックごとにのみ実行されます。2048 個の個別に消去された 128 KB ps ブロック (8 ビット マイクロ回路の場合)、または 64 Kword ブロック (16 ビット マイクロ回路の場合)。 個々のビットを消去することはできません。 マイクロ回路へのページの書き込みは 300 μs で実行され、消去はブロックごとに 2 ms で実行されます (128 ビットマイクロ回路の場合は 8 KB、64 ビットマイクロ回路の場合は 16 K ワード)。 50 バイトのデータは XNUMX ns でページから読み取られます。 マイクロチップにデータを記録して管理するために、必要に応じて内部検証とデータラベリングの操作を繰り返すことを含む、プロセス全体を提供する組み込みコントローラーがあります。 K9K4GXXX0M 超小型回路には、リアルタイムでのエラー訂正と誤ったデータのカリングによる情報検証を提供するシステムがあります。 チップには、8 または 16 のマルチプレックス I/O アドレスがあります。 このソリューションにより、関連する出力の数が大幅に削減され、デバイスのサイズを大きくすることなく、その後のデバイスのアップグレードが可能になります。 コマンド、アドレス、およびデータは、同じ入出力ピンを介して WE 信号の立ち下がりにより、CE 端子にロー レベルで入力されます。 入力情報は、WE 信号の立ち上がりエッジでバッファ レジスタに書き込まれます。 コマンド ライト イネーブル (CLE) 信号とアドレス ライト イネーブル (ALE) 信号は、同じ I/O ピンを介してコマンドとアドレスをそれぞれ多重化するために使用されます。 表3
※XNUMXページ内で任意のデータの入出力が可能 表で。 図3は、マイクロ回路の制御コマンドを示している。 表に記載されていないその他の 3 進数 (HEX) コマンド コードの入力への送信は、予測できない結果につながるため、禁止されています。 大量のデータを受信する際の書き込み速度を向上させるために、オンボード コントローラーにはデータをキャッシュ レジスタに書き込む機能があります。 電源をオンにすると、内蔵コントローラーが自動的にメモリ アレイにアクセスし、コマンドやアドレスを入力することなく最初のページからアクセスします。 改善されたアーキテクチャとインターフェイスに加えて、コントローラは、外部バッファ メモリにアクセスすることなく、XNUMX つのメモリ ページの内容を別のメモリ ページにコピー (上書き) する機能を備えています。 この場合、時間のかかるシーケンシャル アクセスやデータ エントリ サイクルがないため、データ転送速度は通常の動作よりも速くなります。 ブロックカリング K9K4GXXX0M チップのメモリ ブロックは、明確に読み取ることができない無効なビットが XNUMX つ以上含まれている場合、無効であると定義されます。 無効なブロックからの情報は「無効なブロック情報」として扱われます。 無効なブロックを含むチップは、静的特性と動的特性に違いはなく、すべての正しいブロックを含むチップと同じ品質レベルを持ちます。 無効なブロックは、選択トランジスタによってビットおよび共通電源レールから分離されているため、通常のブロックの動作には影響しません。 システムは、アドレスが無効なブロックに対してブロックされるように設計されています。 したがって、不正なビットにアクセスすることはまったくありません。 無効なブロックの識別 アドレスが 8 ビットの場合は FFh、16 ビットの場合は FFFFh を持つすべてのマイクロ回路セル (無効なブロックに関する情報が保存されているセルを除く) の内容を消去できます。 メモリ アレイのスペア領域にある無効ブロックのアドレスは、8 ビット チップの場合は最初のバイト、16 ビット チップの場合は最初のワードによって決まります。 メーカーは、無効なセルのアドレスを持つ各ブロックの 1 番目または 2 番目のページのいずれかに、それぞれ FFh または FFFFh とは異なるアドレス 2048 (8 ビットの場合) または 1024 (16 ビットの場合) の列にデータがあることを保証します。 。 無効ブロックの情報も消去できるため、多くの場合、不良ブロックのアドレスを消去しても復元できません。 したがって、システムには、消去から保護され、不良ブロックに関する初期情報に基づいて、無効なブロックのテーブルを作成できるアルゴリズムが必要です。 メモリ アレイをクリアした後、これらのブロックのアドレスがこのテーブルから再度読み込まれます。 無効なブロックに関する元の情報を意図的に消去することは、システム全体の誤動作につながるため、禁止されています。 時間の経過とともに無効なブロックの数が増加する可能性があるため、無効なブロックのアドレスをバックアップの無効なブロック テーブルのデータと照合して、実際のメモリ容量を定期的に確認する必要があります。 高いフォールト トレランスを必要とするシステムでは、結果を実際のデータと比較してメモリ アレイをブロックごとに再書き込みできるようにし、誤った情報のブロックを迅速に特定して置換することをお勧めします。 検出された無効なブロックからのデータは、配列の隣接ブロックに影響を与えることなく、ブロックのサイズに対応するサイズの組み込みバッファーを使用して、別の通常の空のブロックに転送されます。 このため、ブロック単位で書き換えるためのコマンドが用意されています。 出版物: cxem.net 他の記事も見る セクション マイクロ回路の応用. 読み書き 有用な この記事へのコメント. 科学技術の最新ニュース、新しい電子機器: 庭の花の間引き機
02.05.2024 最先端の赤外線顕微鏡
02.05.2024 昆虫用エアトラップ
01.05.2024
その他の興味深いニュース: ▪ 食堂のラジオ料理
無料の技術ライブラリの興味深い資料: ▪ サイトのセクション インジケーター、センサー、検出器。 記事の選択 ▪ Shpolyansky Aminadav Peisakhovich (Don-Amidano) による記事。 有名な格言 ▪ 記事 なぜ馬上槍試合トーナメントはいつ禁止されたのですか? 詳細な回答 ▪ 記事 短波用の波長計の校正。 無線エレクトロニクスと電気工学の百科事典 このページのすべての言語 ホームページ | 図書館 | 物品 | サイトマップ | サイトレビュー www.diagram.com.ua |