無線電子工学および電気工学の百科事典 KR1156EU2、KR1156EUZシリーズのパルス幅コントローラーです。 参照データ KR1156EU2、KR1156EU3 シリーズのマイクロ回路は、最大 1 MHz の周波数で動作するパルス二次電源を制御するように設計されています。これらのマイクロ回路の最も近い類似体は、それぞれ UC3825 と UC3823 (Unitrode) です。国内で最も近い類似品はKR1114EU4です。マイクロ回路は、p-n 接合絶縁を備えたプレーナ エピタキシャル技術を使用して製造されています。これらは 2103.16 ピンのプラスチック ハウジング 3-1 に収容されています (図 1,2)。デバイスの重量 - XNUMX g 以下 コントローラーは、パルス幅 (PW) 制御と電圧および電流フィードバックを備えたデバイスで動作するように設計されています。コントローラを通過する信号の遅延は 50 ns を超えません。この超小型回路には、出力電圧スルーレートが少なくとも 12 V/μs の広帯域誤差アンプが含まれており、直接入力電圧結合を備えたシステムと互換性があります。 コントローラの出力には、最大 1,5 A の電流に対応するハーフブリッジ スイッチ (ピン 11 および 14) が備わっており、これにより MOS 構造の強力なトランジスタを制御できるようになります (プッシュプル モード - KR1156EU2、シングルサイクルモード - KR1156EUZ)。 コントローラーには、アプリケーションの範囲を大幅に拡大できる多数のデバイスとシステムが含まれています。これらには、SI ラッチ (詳細は後述)、各周期の電流リミッター、コントローラーのスムーズな起動を保証するユニット、出力パルスの最大持続時間のリミッター、5,1 V の基準電圧源が含まれます。供給電圧、「ヒステリシス」、コントローラを外部信号と同期させてオフにする機能など、不足電圧に対する保護が提供されます。 「オフ」状態では、マイクロ回路は 1 mA 以下の電流を消費します。 マイクロ回路のピン配置 (括弧内は出力の指定が従来のグラフィック イメージに示されています): ピン。 1 - オペアンプの反転入力。ヴィヴ。 2 - 非反転オペアンプ入力。ヴィヴ。 3 (0еа) - オペアンプ出力、コンパレータの SHI 入力を反転します。ヴィヴ。 4 (Syn) - 同期信号入力/出力。ヴィヴ。 5 (Rt) - タイミング回路の抵抗*を接続するための端子。ヴィヴ。 6 (Ct) - タイミング回路のコンデンサ*を接続するための端子。ヴィヴ。 7 (ランプ) - SHI コンパレータの非反転入力。ヴィヴ。 8 (Cs) - ソフトスタートユニットのコンデンサを接続するための端子。ヴィヴ。 9 (停止) - 電流制限またはマイクロ回路をオフにするための信号入力。ヴィヴ。 10 (Com) - コモン出力、負電源。ヴィヴ。 11 (A) - 最初のハーフブリッジ電流アンプの出力。ヴィヴ。 12 (Em) - 電流増幅器トランジスタのエミッタ。ヴィヴ。 13 (Kol) - 電流増幅器トランジスタのコレクタ。ヴィヴ。 14 (V) - 15 番目のハーフブリッジ電流アンプの出力。ヴィヴ。 16 (+U) - 正の電力出力。ヴィヴ。 XNUMX (Uref) - 基準電圧源の出力。 KR1156EU2 マイクロコントローラーの機能図を図に示します。 2. KR1156EU2 マイクロ回路と KR1156EUZ マイクロ回路には多くの類似点があるため、本文では、特に明記されていない限り、説明は両方に適用されます。 コントローラには、鋸歯状電圧発生器 G1、2 V のバイアス電圧源 G1,25、制御された広帯域オペレーショナル エラー アンプ DA1、PID コンパレータ DA5、トリガ DD3 のラッチ、トリガ DD5、DD6 の位相インバータ、出力電流アンプが含まれています。 DA7、DA8 (ロジック制御ユニット付き) DD7、DD8、ソフトスタートユニット (トランジスタ VT1、VT2、電流源 G3)、マイクロ回路シャットダウンユニット付きコンパレータ負荷電流リミッタ DA2 (DA3、DD2)、低電源電圧ブロックユニット DA4、基準電圧源G4 とコントロールユニットのこの電圧 (DA6)。 コントローラの保護機能は、しきい値電圧が 2 V の負荷電流制限コンパレータ DA1、しきい値電圧が 3 V の DA1,4 マイクロ回路をオフにするコンパレータ、およびさらに次のことができるソフトスタート ユニットによって提供されます。出力パルスの最大持続時間を制限します(誤差増幅器 DA1 の出力の電圧が、トランジスタ VT8 の制御回路を介してコントローラ ピン 1 の電圧によって制限されるため)。コントローラのブロック ユニットは、電源電圧が「オフ」状態で 9,2 V (「ヒステリシス」は 0,6 V) を下回ると、出力アンプをハイ インピーダンス状態に切り替えながら、消費電流を低く抑えます。 論理ノード DD7、DD8 は、出力アンプが同時にハイ レベル状態に遷移すること、および XNUMX クロック サイクル中に出力 A と B に多数のパルスが現れることを防ぎます。ハーフブリッジ出力電流アンプは、次の負荷で動作するように設計されています。強力な MOS トランジスタのゲートなどの大きな容量性コンポーネントであり、入力電流と出力電流の両方を供給できます。 主な技術的特徴*
* 電源電圧 15 V、周囲温度 0°C ~ +70°C の場合。 **KR1156EUZ コントローラーの場合 - 期間別 特性の最大許容値*
* パラメータ制限値の露光時間は、パルスデューティサイクル 1 で 100 ms を超えてはなりません。 ** 周囲温度が 25 °C を超える場合、損失電力 P は線形則 P = 1 - (Tam.avg - 25 °C)/Rt ambient.avg に従って削減する必要があります。ここで、Rt ambient.avg は熱抵抗です。結晶環境の抵抗、125 °C/W に等しい。 基準電圧源 G4 は、温度補償されたスタビライザと、最大 10 mA (ピン 16 から) の電流で外部負荷に電力を供給する電流アンプで構成されます。ソースには約 30 mA の出力短絡保護装置が装備されています。コンパレータ、ロジックノード、1,25V バイアス電源、オペアンプ、ランプジェネレータに電力を供給します。 ランプ電圧マスターオシレーターは最大 1 MHz の周波数で動作できます。これは、それぞれピン 5 と 6 に接続されたタイミング回路の抵抗器 R の抵抗値とコンデンサ Ct の静電容量によって決まります。ピン 5 では、コントローラは 3 V の電圧を維持し、抵抗 Rt を流れる電流は 6:1 の比率でピン 1 に反映されるため、コンデンサ Ct の充電電流 l3Ct は式 l3Ct = 3 から決定されます。 /Rt. Rt = 3,65 kOhm および Ct = 1000 pF では、発生器の周波数は 400 kHz ±10% です。異なる周波数で動作させるには、図に従ってタイミング回路のパラメータを変更する必要があります。 3. ジェネレータの「デッド」時間は、Syn 出力のパルス幅に等しく、コントローラのダイナミック レンジを決定します (出力 A と B がロー レベル状態にあるため)。容量 Ct に依存し、100 ns に達する場合があります。 。 このジェネレータは、Ct 入力 (ピン 6) でノコギリ波電圧、4 つのコントローラ (ピン 4 から削除) の共同動作のための同期信号を生成し、ノコギリ波電圧降下中にピン 3 でクロック パルスを生成して、出力アンプを同時に閉じます。 (トランジスタアンプを通る)貫通電流を排除し、ラッチトリガーDDXNUMXを出力アンプの動作を可能にする状態に切り替えます。 このジェネレータはシュミット トリガ回路に従って構築されており、その出力は n-p-n トランジスタのエミッタ フォロワを介してピン 4 に接続されています。クロック パルスはこのピンで形成され、その低レベル (2,3 V) はコンデンサ Ct の充電に対応します。 、および高レベル (4,5 V) - 放電。エミッタフォロアを使用すると、複数のマイクロ回路のピン 4 を組み合わせることができます (配線 OR)。出力の負荷容量は 4 ~ 1 mA で、エミッタフォロワの負荷の内部電流源の消費電流は 400 μA 以下であるため、同様のマイクロ回路と同期して動作する場合のこの出力の分岐係数は少なくとも XNUMX です。 スレーブ (同期) マイクロ回路の発電機はブロックできませんが、タイミング要素 Rt と Ct を適切に選択することで、マスター発電機の周波数よりわずかに低い周波数に調整できます。このアプローチでは、各コントローラーにローカル ランプ電圧が設定されます。ピン 5 をピン 16 に接続し、ピン 6 を共通ピンに接続すると、発電機を完全にオフにすることもできます。この場合、同期信号は外部ジェネレーターからピン 4 に供給されます。さらに分岐した同期の場合は、マスター コントローラーのクロック信号によって制御されるエミッター フォロワを使用し、コンデンサーを介してその出力にスレーブを接続し、必要に応じてスレーブを接続できます。 、整合抵抗と伝送線を介して。 コンデンサ Ct を正しく選択することは非常に重要です。高周波では、その実効直列抵抗とインダクタンス、および誘電吸収値が発振器の周波数精度と安定性を決定します。したがって、RF コンデンサのみを使用することをお勧めします。コンデンサリード線の寄生インダクタンスの影響を軽減するには、設置時にコンデンサリード線をできるだけ短くし、マイクロ回路のピン10のできるだけ近くに接続する必要があります。 シングルレベルのクロック パルスは DD3 ラッチをゼロ状態に移動し、バスレフをクロックし、コントローラーの出力アンプをゲートして貫通電流を防ぎます。クロック パルスがゼロ レベルになると、アンプの XNUMX つの出力にハイ レベルのパルスが現れ、他の回路に禁止がない限り、次のクロック パルスが到着するまでこのパルスが残ります。 誤差信号アンプ DA1 は、低インピーダンス出力を備えた広帯域高速オペアンプです。信号経路にトランジスタの n-p-n 構造のみを使用することにより、5,5 MHz のユニティ ゲイン周波数を達成することができました。誤差信号がオペアンプを通過する時間を最小限に抑えるために、対応するトランジスタのコレクタ接合はショットキー ダイオードによって分流され、飽和が防止されます。 ゲインは通常どおり、フィードバックの深さを選択することによって設定されます。一般的なアンプの周波数応答は、ゼロ周波数および 95 Hz で 100 極で XNUMX dB のゲインを持ちます。 誤差増幅器 DA1 の入力の接続は、設計された電源の出力電圧の極性に依存します。安定した正の電圧(コモンワイヤに対して)を得る必要がある場合、コモンモード電圧は5,1 V(標準)で、図に示すようにOS回路が構築されます。 4、a.電圧が負の場合、コモンモード電圧を標準電圧の半分に設定し、電源の出力とコントローラのピン16の間にOS分圧器を接続することをお勧めします(図4、b)。 pnp構造のトランジスタVT1(図2の図による)のエミッタは、オペアンプの出力n-p-nトランジスタのベースに接続されています。したがって、オペアンプ出力の電圧はコントローラのピン 8 の電圧を超えることはできません。オペアンプの出力は、コモンに接続された内部 50 オーム抵抗によって負荷がかかることに注意してください。したがって、外部負荷に大電流シンクが含まれる場合、オペアンプ出力の電圧を下げるために追加のシャント抵抗が必要になる場合があります。 DA5 SHI コンパレータは、出力にエミッタフォロワを備えた n-p-n トランジスタを使用した差動増幅回路に従って作られており、コンパレータ トランジスタの飽和を防ぎます。出力信号は、5,1 V の電源電圧での ESL に対応します。レベルに関して、コンパレータの同相入力信号は、約 1 V の値によって下から制限されます。コントローラのランプ入力の電圧は、 (たとえば、のこぎり波電圧がピン 6 から印加される場合) は 0 ~ 3 V の範囲で変化します。レベル マッチングの場合、内部バイアス ソースによってコンパレータの非反転入力に 1,25 V の電圧シフトが提供されます。 G2。 電流制限コンパレータ DA2 は、SHI コンパレータと構造が似ています。 DA3 シャットダウン コンパレータは、PNP トランジスタを使用した差動増幅回路に従って作られています。これらのコンパレータの反転入力には、基準電圧から形成された固定電圧 1 V と 1,4 V がそれぞれ供給されます。 PSI ラッチ DD3 やバスレフ DD5、DD6 を含む、コントローラーを通る信号パスに沿った論理要素は、バッファー エミッター フォロアを備えた ESL 上に作成されます。これらのノードのスイッチング電流は、400 μA という非常に大きくなるように選択されます。したがって、入力コンパレータと出力電流アンプの間の経路には 1 つの OR 素子 (DD4 と DD7)、NOR 素子 (DD8、DD3)、およびラッチ (DD20) がありますが、総遅延時間におけるそれらの割合は変わりません。主な遅延はコンパレータと出力アンプに発生します。 ただし、信号がパスをどれほど速く通過しても、出力で必要な振幅による高速スイッチングが保証されていなければ、ほとんど意味がありません。出力ハーフブリッジ電流アンプ DA7、DA8 を使用すると、1000 V のコントローラ電源電圧ではなく、30 pF の容量を持つ負荷を切り替えることができます。この場合、負荷を流れる電流のピーク値は少なくとも 15 A です。 。 アンプの速度を確保するには、出力トランジスタを流れる貫通電流に耐える必要があります。これにより、特に高周波でマイクロ回路が発熱します。 KR1156EU2 コントローラの出力段では、強力な出力トランジスタが相補信号によって制御されます。つまり、一方が開いているときは、もう一方は閉じています。トランジスタの動作モードは、スイッチングごとに貫通電流が 20 ns だけ流れ、周波数 500 kHz で消費電流が 10 mA しか増加しないように選択されます。この数字は妥協の結果です。貫通電流をゼロにするのは簡単ですが、この場合、合計の遅延が許容できないほど大きくなります。 コントローラの電源電圧が特定の値 (応答電圧から「ヒステリシス」電圧を引いたものに等しい) 未満になると、低電圧保護コンパレータ DA4 がトリガーされます。 NAND素子DD9による出力のローレベルはハイレベルに反転され、NOR素子DD7、DD8の入力に入力され、再び反転される。その結果、出力アンプDA9、DA7はローレベル状態となる。要素 DD8 からのハイレベルは要素 OR DD7 の入力にも来て、トランジスタ VT8 を開き、出力回路 9 のソフトスタートコンデンサを放電します。同時に開くトランジスタ VT2 は、オペアンプ DA2 の出力の電圧を低下させます。ほぼゼロです。 同時に、コンパレータDA4の出力からのローレベルが基準電圧源をオフにし、その後、出力アンプは高出力インピーダンスの状態になります。 ここで、供給電圧が増加してコンパレータDA4の応答電圧より大きくなると、コンパレータDA9が切り替わり、その出力からの高レベルが要素DD4、基準源GXNUMXに伝わり、コントローラを徐々に動作モードに切り替えます。 基準電源の出力の電圧が増加して 4 V を超えるとすぐに、基準電圧制御コンパレータ DA6 がトリガーされます。これで、DD9 要素の両方の入力が High になり、出力が Low になります。これにより、要素 DD7、DD8 を通過する信号の禁止が解除され、要素 DD2 の出力にローレベルが形成され、(コンパレータ DA3 の出力もローの場合) トランジスタ VT2 が閉じ、コントローラがスムーズに起動します。 電源がオンになると、強力なスイッチング トランジスタを流れる電流は負荷電流とその出力容量の充電電流によって決まり、最初の瞬間には定格値よりも大幅に大きくなります。これに伴う出力アンプの過負荷を防ぐために、トランジスタ VT1 とソフトスタート コンデンサで構成されるユニットがコントローラに導入されています。このノードは、オペアンプ DA1 の出力電圧をほぼゼロから公称値までゆっくりと増加させます。したがって、出力 A および B のパルスの持続時間も長くなります。コントローラがマイクロパワー モードの場合、またはピン 9 の電圧が1,4 V を超えると、ピン 8 回路のコンデンサが放電され、出力パルスは存在しません。ソフトスタートコンデンサは電流源 G3 (9 µA) から充電されます。 OV DA1 SHI コンパレータの増加する出力電圧は、直接入力の鋸歯状電圧と比較され、出力で持続時間が増加するパルスを生成します。最初は、出力アンプの開放時間は短く、出力アンプを流れる電流は臨界値未満です。出力電圧が公称レベルに達するとすぐに、安定化回路がオンになります。トランジスタ VT1 が閉じます。 ソフトスタートユニットは、その主な目的に加えて、他の目的にも使用できます。したがって、オペアンプ出力の電圧を制限するコントローラの機能により、従来の電源では出力トランジスタの最大開放時間を制限でき、電流モードでは最大ピーク電流のレベルをプログラムできます。 入力電圧 42 ~ 56 V、負荷電流 1 ~ 10 A で動作するパルス 5 ボルト安定化電源回路の例を使用したコントローラの一般的な接続を図に示します。 1[XNUMX]。 負荷電流が増加すると、コントローラの停止入力に供給される電流センサ R12 の電圧が 1 V を超えるとすぐに、電流制限コンパレータ DA2 が動作し、要素 DD1 を通過する 3 つの降下によって PID ラッチがセットされます。 DD1 を状態 XNUMX にします。この電圧は、少なくとも現在の期間の終わりまで出力アンプを閉じます。ラッチは S 入力よりも優先されるため、過電流が除去された後にのみゼロ状態への移行が可能になります。 電源の出力が短絡した場合、出力トランジスタが約 100 ns 以内にオフになるため、ソースのトランジスタ VT1、VT2 を流れる電流は第 3 の値まで増加します。 、この時点で、マイクロ回路のターンオフコンパレータDA4がトリガーされます。その結果、ソフトスタートコンデンサC1が放電され、コントローラトランジスタVT1がオペアンプ出力の電圧をほぼゼロに下げます。強力なトランジスタ VT2、VT9 を閉じた後、コントローラーのピン XNUMX の電圧はゼロに近くなり、ソフトスタートプロセスが始まります。出力短絡が解消されない場合は、上記のプロセスが繰り返されます。 コントローラの出力アンプを制御するための論理ユニットは、次の機能を提供します。ピン 4 またはラッチ出力の同期パルスの高レベルで出力アンプを同時に閉じる。クロックパルスのローレベルとラッチ出力で交互に開きます。エラー信号のレベルに応じて出力パルスの持続時間を変更します。 電源(図5)は、OS電圧がコントローラのオペアンプDA1の反転入力に接続され、例示的なものは非反転入力に接続されている場合、従来のPIDレギュレーションを使用します。オペアンプの出力における特定の電圧は、コンパレータ DA5 の反転入力に供給されます。回路 R7C2C3 を介したコンパレータの非反転入力 (ピン 6) は、発生器 G1 (ピン 6) からソース G2 によって上方にシフトされた鋸歯状電圧を受け取ります。 プッシュプルサイクルは、コントローラジェネレータG1の出力クロックパルスがハイレベルになった瞬間から始まります。このパルスはラッチ出力をローレベルに設定し、同時に要素 DD4 を通過して位相反転器 DD5、DD6 の入力 C に到達し、パルスを次の状態に転送し、対応する出力アンプを開く準備をします。さらに、要素 DD7、DD8 の入力に直接接続されます。その結果、両方の増幅器DA7、DA8の出力はローとなり、ソーストランジスタVT1およびVT2は閉じられる。 クロックパルスが低下した後、要素 DD4 の出力からのローレベルにより、出力アンプを開く禁止が解除されます。位相反転器からのイネーブル信号がある強力なソーストランジスタが開きます。 同時に、コンデンサ C1 が充電を開始し、コントローラのピン 7 の電圧が増加します。コンパレータの非反転入力のランプ電圧が反転入力のエラー信号のレベルと等しくなるやいなや、出力が High になり、ラッチが単一状態に設定されます。ソースのオープンパワートランジスタは閉じられ、閉じられたトランジスタは偶発的に開くことがブロックされます。これらのトランジスタは、マスターオシレータが次のクロックパルスでラッチの出力をローレベルに設定し、位相インバータを次の状態に移して、別の強力なトランジスタがオンになる準備をするまで、期間の終わりまで閉じられます。その後、説明したプロセスが繰り返されます。 エラー信号のレベルに応じて、コンパレータの切り替えが遅くなったり早くなったりします。出力アンプのオープンタイムもそれに応じて変化します。これによりコンバータの出力電圧が安定します。 コントローラーはプッシュプルのパルス幅信号を生成して、6 つの主要モードで強力なトランジスタを制御できます。最初のモードでは、コンパレータが誤差アンプの出力電圧をピン 12 のノコギリ波電圧と比較します。これは、電圧フィードバックを備えた従来のモードです。 5 つ目では、コンパレータが誤差増幅器の電圧を抵抗 RXNUMX の両端の電圧降下と比較します。抵抗 RXNUMX は、強力なスイッチング トランジスタの一般的な回路に含まれる電流センサーです (電流フィードバック モード)。今回のケースでは、図からわかるように、図5では、これら2つのモードの組み合わせが適用される。 スイッチングノイズを抑制するために、電流センサーとStop入力の間に積分回路R4C5が使用されています。エネルギー損失により電流測定抵抗器を使用できない場合は、変流器が使用されます。 コンバータが広い範囲で変化する入力電圧で動作する必要がある場合は、入力電圧に直接パラメトリック結合を適用することをお勧めします。コンパレータの入力に印加されるパラメトリックのこぎり波電圧は、外部 RC 回路によって生成されます。 「のこぎり」の立ち下がりセクションは、外部トランジスタによるジェネレータの出力の信号によって形成されます。 コンバータ変圧器の飽和を防ぐために、ボルトと秒の積を計算し、危険なレベルに達したときにパワー トランジスタをオフにするノードを使用できます。 少なくとも 2 A のパルス電流が流れるように、コントローラの出力 A と B をショットキー ダイオード (VD3、VD2) でシャントすることをお勧めします。コントローラに絶縁トランスが負荷されている場合、またはドレイン - ゲート間容量を通る電流サージが発生する場合は、非常に大きなシャントダイオードが必要です。これらは、出力 A および B の負のスプリアス パルスを 0,3 V に制限します。 すべての高周波コンポーネントと同様に、コントローラーでは、寄生誘導結合または容量結合を最小限に抑えるために、外部 (実装) コンポーネントと配線の配置に細心の注意を払う必要があります。部品のリード線は可能な限り短くする必要があります。このような理由から、コントローラは両面プリント基板に実装することが望ましいと考えられます。信号導体は、共通線の箔の上にどこでも配置されるように配置されます。電源ピンは 0,1 つのパススルー コンデンサでバイパスする必要があります。6 つは高周波干渉を抑制するためにマイクロ回路のピン 15 から 1 mm 以内に配置された 5 μF のセラミック低インダクタンス コンデンサ、もう 12 つは公称酸化物 (タンタル) です。値は 13 ~ 0,01 μF、ピン 16 から XNUMX mm 以内にはんだ付けされ、出力アンプに電力を供給するエネルギー貯蔵デバイスの役割を果たします。 XNUMX 番ピンとコモン線の間に XNUMX µF 以上の低インダクタンス コンデンサを接続することを推奨します。 コンバータの寄生励起に対する耐性を高めるには、コントローラ電流アンプの出力の直列寄生インダクタンスを最小限に抑える必要があります。ここでの解決策は、強力な電界効果トランジスタをマイクロ回路にできるだけ近づけて、直列の無誘導ダンパー抵抗器 R7、R8 を使用することかもしれません。 アナログ回路に対する強力なトランジスタの影響を軽減するには、制御パルスをゲートに送信するためのシールドとシリアル整合ラインの使用が必要です。 コンバータの強力な電界効果トランジスタ VT1、VT2 およびショットキー整流ダイオード VD6 の種類は、海外文書にも国内文書にも記載されていません。自分で作りたい人は、これらのコンポーネントを実験的に選択し、デバイスが確実に動作することを確認する必要があります。トランジスタ KP750A、KP767V、KP778A、IRF640 をお勧めします。図に示されているタイプの強力なダイオードに加えて、KD271BS、KD272BS、KD273BS、KDSh2967BS、KDSh2967VS、CTQ2535、CTQ2545 が適している場合があります。ダイオード VD4、VD5 - 2D253 シリーズ、および 2D255V-5、ZDCh122-20、ZDCh122-20X。 作業の前に、必ず [2] に慣れておく必要があります。 KR1156EUZ コントローラは、位相反転トリガがない点と、出力電流アンプが逆位相で動作する点で、説明したコントローラとは異なります。さらに、並列接続可能なコモンモード出力 A および B、1823 つの出力 B (UCXNUMX など)、および電流制限コンパレータの反転入力に接続された出力 A を使用した変更も可能です。 文学
著者: S.エゴロフ、ブリャンスク 他の記事も見る セクション 参考資料. 読み書き 有用な この記事へのコメント. 科学技術の最新ニュース、新しい電子機器: 庭の花の間引き機
02.05.2024 最先端の赤外線顕微鏡
02.05.2024 昆虫用エアトラップ
01.05.2024
その他の興味深いニュース: ▪ MediaTek MT2 オクタコア プロセッサを搭載した Newman K6592S タブレット
無料の技術ライブラリの興味深い資料: ▪ サイトセクション 色彩と音楽のインスタレーション。 記事の選択 ▪ 追加のパワーアンプを必要としない強力な送信機。 無線エレクトロニクスと電気工学の百科事典 このページのすべての言語 ホームページ | 図書館 | 物品 | サイトマップ | サイトレビュー www.diagram.com.ua |