|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
無線電子工学および電気工学の百科事典 周波数合成を備えた最新の TV チャンネル セレクター。 無線エレクトロニクスと電気工学の百科事典
無線電子工学と電気工学の百科事典 / Телевидение 動作原理が周波数合成に基づいているセレクタは、PLL (「位相ロックループ」) セレクタと呼ばれます。 これらのセレクターは、2 線式双方向 IXNUMXC デジタル バスを介して TV プロセッサーによって制御されるため、デジタルとも呼ばれます。 周波数合成により、最適な画質を得るために手動で調整する機能を維持しながら、TV 局への同調精度が大幅に向上し、TV の使用が簡素化されます [1 ～ 4]。 セレクターの説明に移る前に、PLL セレクターに採用されているいくつかの用語と規則を明確にしましょう。 I2C デジタル バス上の情報の流れは、プロセッサからとプロセッサへの XNUMX 方向に送信できます。 プロセッサからセレクターに送信される場合 (たとえば、set コマンド)、このモードは WRITE と呼ばれます。 (セレクターからの) 情報フローの逆送信は READ モードに対応します。これは、セレクターがある時点でプロセッサーにその状態を通知するか、(プロセッサーの要求により) 以前に確立された状態を確認するときに確立されます。 すべての PLL セレクターがこのモードを備えているわけではありません。 次の指定が使用されます。 AS (アドレス選択) - アドレス バス: SDA - シリアル データ バス。 SCL (Select Clock) - 同期バス、クロック パルス。 LW - シンセサイザー電源電圧 (+5 V)。 ADC はシンセサイザーに組み込まれた XNUMX レベル ADC で、セレクターを通じて追加のデバイスを制御できます。 テーブル内図 1 ～ 3 は、SELTEKA JSC (リトアニア、カウナス) によって製造された PLL セレクター [5] とその類似品、つまり外国企業から入手可能な最新のセレクターに関する最も重要な情報を示しています (残念ながら、国内モデルはまだ量産に導入されていません)。 それらとパラメータに関するその他の一般情報は、[1] で公開されています。 それらはすべて、ヨーロッパ統一の全波モデルであることを思い出してみましょう。 アンテナ入力は IEC タイプ (SNIR) で、IF 出力は対称です。 テーブル内2 および 3 - 電圧の設定解除。 ピン 1 はアンテナ入力に最も近いです。 セレクターはKS-H-132が付いています。 KS-H-134 には 11 ピンしかありません。 これらのセレクターでは、電源電圧は +5 V であり、UPLL 電圧用の特別なピンはありませんが、設定電圧 (0,5 ～ 28 V) 用のピンがあります。UH 出力により、制御が容易になります。セレクターの操作によりマニュアル調整が可能です。
最もシンプルなモデルはKS-N-62です。 同調速度は、サブバンド A の周波数 132 MHz、サブバンド B の 356 MHz、サブバンド C の 678 MHz を起点として、次のように変化します (ソフトウェア)。 設定電圧に対するバリキャップの静電容量の依存性の非線形性を補償します。 KS-H-64セレクターではチューニングスピードもソフトウェアで変更可能です。 プログラム自体はプロセッサーに「組み込まれています」。 KS-H-92 は、より高度で複雑なセレクターです。 残留離調を減らすために、テレビ局の近くでは同調速度が (わずかに - わずかに) 遅くなります。 これらの表は、MOTOROLA のシンセサイザーの代わりに PHILIPS の TSA1998M チップが搭載されている、近代化された (92 年末の) バージョンの KS-H-5522 セレクターのパラメーターを示しています。 このオプションは、TEMIC の 3402RNS セレクターの類似品になりました。 セレクター KS-H-92L は、拡張アンテナ入力 (92 mm) を備えた KS-H-32.2 のバリエーションです。 KS-H-132 セレクターも同様の機能を備えていますが、電源電圧が低くなります。 現在の最新のセレクターはKS-H-134（1998年開発）と呼ばれます。 受信周波数のサブバンドの境界を変更します: A - ブロードキャスト チャネル 1 からケーブル チャネル SK6 (47...158 MHz)。 B - SK7 から SK37 (158...438 MHz); C - SK38 からチャンネル 69 (438...862 MHz)。 テストモードを導入し、チューニングスピードが自動で変化します。 PLL システムのループが閉じている場合 (チャネルキャプチャ帯域内)、同調速度が切り替わり、固定されていない場合は速度が逆転します。 ソフトウェアによるチューニングスピード機能の有効/無効により、マニュアルチューニングに切り替えることができます。 図では、 図 1 に PLL セレクターのブロック図を示します (KS-H-92 の例を使用)。 これは、信号抽出、増幅、変換のための XNUMX つの同一のチャネルで構成されます。 各チャネルは、XNUMX つのサブバンド (A、B、または C) のみで動作するように設計されています。 たとえば、サブバンド A のチャネルの XNUMX つの構築を考えてみましょう。
アンテナ入力からの無線信号は、バンドパス フィルター (BF) として機能する入力回路によって分離されます。 そして無線周波数増幅器 (RFA) に渡されます。 電界効果トランジスタ上に組み立てられています。 RF アンプの負荷はバンドパス フィルター (PF) です。 入力回路とバンドパスフィルターはバリキャップによって調整されています。 増幅された信号は、1 つの個別のバランス ヘテロダイン ミキサー (C/G) を含む DAXNUMX チップに供給されます。 局部発振回路もバリキャップを使用して再構築されています。 IF 信号はバンドパス フィルター (BPF) によって分離され、マッチング段を経てセレクターの出力端子 (IF 出力) に到達します。 スイッチ (Comm) を介した局部発振器信号は、DA2 周波数シンセサイザー チップに供給されます。 図では、 図 2 は、シンセサイザーのブロック図の一部を示しています。これには、周波数 Fo のモデル発振器 (OG)、分周係数 K を持つ最初のプログラマブル分周器 (PD1)、および分周係数 N を持つ 2 番目のプログラマブル分周器 (PD4) が含まれます。周波数位相検出器 (PD) と、積分器 (I) として使用されるアクティブ フィルター低周波です。 後者はマイクロ回路の一部ではありませんが、PLL システムのループ内で動作し、同調速度の変更を実装します。 基準信号の周波数は水晶振動子によって XNUMX MHz に安定化されています。
PD1 分周器は、その分周係数 K がテーブルに従って確立されたチューニング ステップに従ってプロセッサによって設定されるように設計されています。 4.
局部発振器の周波数が Fg1 から Fg2 に遷移し、Fg2>Fg1 になった場合、パルス PLL システムのリング内でシンセサイザはどのように動作しますか? 周波数位相検出器の入力に同じ比較周波数 (Fcp) の信号が含まれるようにするため。 局部発振器の出力周波数は、比 F®/K=Fг/N を満たす必要があります。 除算係数 N が XNUMX 変化すると、局部発振器の周波数グリッドの最小ステップごとに周波数 F が対応して変化します。 N を増加した後の最初の瞬間、プログラマブル分周器 PD2 の出力における信号周波数は Fcp より低くなり、周波数位相検出器が補正パルスを生成し始めます。補正パルスは積分器によって増加した制御電圧 (Uyрp) に変換されます。 ）。 この電圧は、局部発振器のバリキャップ (および各セレクター チャンネルの入力回路とバンドパス フィルター) に供給されます。 局部発振器の周波数は、周波数位相検出器の両方の入力の周波数値が等しくなるまで増加します。 その結果、達成される位相差（残留不整合）は一定に維持されます。 したがって、分周係数Ｎを変更することにより、セレクタの周波数を確実に調整することができる。 さらに、調整ステップの各値は、比較周波数の特定の値に対応します (表 4)。 調整速度が積分器のパラメーターに依存することが簡単にわかります。 したがって、積分器の入力電流が XNUMX 倍に増加すると、同調速度が大幅に増加します。 この制御方法をチャージポンプと呼びます。 ただし、他の自動制御システムと同様に、調整速度は安定性条件によって制限されることに留意する必要があります。 テーブル内4 には、除算係数 N を決定するために必要な係数 D の値も示されています。その値を計算するには、関係 N=D(Fgn + Fpch、Fgn は画像信号の局部発振器周波数、Fpch はイメージ周波数コンバータ XNUMX 値計算では、プログラミング係数を設定するため、数値 N は次の形式になります。 N=16384 N14+8192 N13+4096 N12+ 2048 N11+1024 N10+512 N9+256 N8+ 128 N7+64 N6+32 N5-4 6 N4+8 N3+ 4 N2+2.N 1+N0 (N14 - N0)値 0 または 1 を取る情報ビットです。 最後に、さまざまなモードでの PLL セレクターとマイクロプロセッサ制御システム間の信号交換プロトコルについて説明します。 RECORD モードでは、交換プロトコルは、それぞれ 2 ビットの 5 バイトで構成されます。14 つのアドレス バイト、5 つの PD62 ソフトウェア除算器、および 14 つの制御バイトです。 各バイトの終わりに、セレクターは特別な信号 ACK (肯定応答) を送信し、受信した情報が正しいことを確認する必要があります。 一般に、このモードの交換プロトコルを表に示します。 64. 制御バイト内の同じビットは、異なるセレクター モデルでは異なる指定を持つことに留意する必要があります。 たとえば、ビット PXNUMX は KS-H-XNUMX セレクタの場合は XNUMXI、KS-H-XNUMX の場合は TXNUMX、残りは CP を示します。 したがって、表では、そのようなビットはシリアルデジタル番号を伴う文字 P (ポート) で指定され、特定のセレクターの指定は括弧内に示される場合があります。 ビット値。 表内で X が付いているものは制御には使用されません。
R/W (読み取り/書き込み) アドレス ビットは、セレクターを読み取りモードまたは書き込みモードに切り替えます。 R/W=0 の場合、RECORD モードが設定されます。 READ モードのないセレクターの場合、これが唯一の状態です。 MA1 と MA0 は、TV に複数のセレクター (たとえば、「フレーム イン フレーム」デバイスの 6 番目のセレクター) が含まれている場合に、必要なアドレスを選択するためのビットです。 アドレスの変更は、表に従って AS ピンの電圧を変更することで実現されます。 1. TV で 0 つのセレクター MA0=1 および MAXNUMX=XNUMX を使用する場合、または AS ピンは空きのままです。
ビット N14 ～ N0 (表 5 を参照) は、前述のように、プログラマブル分周器 PD2 の分周係数を設定します。 すでに述べたビット P14 はポンプ ビットです。 KS-H-62 セレクターの場合、P14(51) が 1 に等しい場合、同調速度は各サブバンドの特定の周波数から増加します。 他のセレクターについては、ビット P14 (T14、CP) の同じ値を使用すると、高速チューニングが提供されます。 KS-H-134 セレクターでは、ビット P13 ～ P11 (T2 ～ T0) により、表に従って内部テストおよび自動ポンピング モードのオンとオフを制御します。 7。
KS-H-64 セレクターでは、表に示すように、ビット P11(T11) および P10(T10) がプログラマブル分周器 PD1 を制御します。 8.
他のセレクタでは、ビット P10 (RSA) と P9 (RSB) を使用して、テーブルに従ってこの分周器を制御します。 9、ビット P13 と P12 の値は 0、ビット P11 の値は 1 でなければなりません。KS-H-62 セレクターは単一のチューニング ステップ (62,5 kHz) で実行されるため、その場合、ビット P11、 P10 と P9 は 1 に等しい。ビット P8 は例外なくすべてのセレクターで 0 である。
サブバンドの切り替えは最後の制御バイトに集中します。 また、使用するビット数は 62 ～ 7 ビットになります (残りのビットは使用しません)。 KS-H-10 セレクターの場合、これは表の P64 - RZ です。 0、表のKS-H-0 - РЗ (ВЗ) - Р11 (ВXNUMX) の場合。 十一。
KS-H-134 (表 12)、KS-H-92 および KS-H-132 (表 13) では、2 つの最下位桁 P2 (BS0) ～ P0 (BSXNUMX) を使用します。
READ モードでは、交換プロトコルはアドレス バイトとステータス バイトで構成されます。 アドレス バイトの R/W ビットは 1 に等しくなければなりません。このバイトにはその他の変更はありません (表 5、14 を参照)。
KS-H-92 セレクターのステータス バイト。 KS-H-132。 KS-H-134を表に示します。 14. POR (パワーオン リセット) ビットは、セレクターの電源がオンになっていることを示します。 電源が投入されると、POR ビットは 1 になります。 FL ビット (In lock Flag) は、PLL システムの動作に関する信号です。 FL ビットが 1 の場合、PLL ループは閉じます。 ACPS ビット (自動チャージ ポンプ スイッチ フラグ) は、KS-H-134 セレクターの自動ポンプ スイッチング デバイスの動作について通知します。 ACPS ビットは状態 0 でアクティブになります。ビット A0 ～ A2 は 14 ステップ ADC の出力信号です。 READING モードのセレクタ (表 0 を参照) の場合、ADC パラメータとレベル A2 ～ A15 の組み合わせは同じであり、表にリストされています。 XNUMX. ADC を使用すると、たとえば、XNUMX 線式バス (米国標準) を介してセレクターを制御できます。
制御プロセッサについてもう少し説明します。 かなりたくさんあります。 これらは、内部 ROM (「ファームウェア」) の内容が異なります。 セレクターKS-H-92用。 KS-H-132 は、PHIUPS PCA84C640-30 プロセッサに最適です。 文学
著者: A.ブルコフスキー、サンクトペテルブルク
タッチエミュレーション用人工皮革
15.04.2024 Petgugu グローバル猫砂
15.04.2024 思いやりのある男性の魅力
14.04.2024
▪ 人工知能を搭載したロボットはジャーナリストに取って代わることができます
▪ 記事 携帯電話 - 電圧計とオシロスコープ。 無線エレクトロニクスと電気工学の百科事典 ▪ 記事 異常なネットワーク電圧から機器を保護するためのデバイス。 無線エレクトロニクスと電気工学の百科事典
ホームページ | 図書館 | 物品 | サイトマップ | サイトレビュー
www.diagram.com.ua |
他の記事も見る セクション 
科学技術の最新ニュース、新しい電子機器：
このページのすべての言語