一般的な考慮事項

アナログ回路とデジタル回路には大きな違いがあるため、回路のアナログ部分を回路の残りの部分から分離する必要があり、配線する際には特別な方法と規則に従う必要があります。 非理想的な PCB 特性の影響は、高周波アナログ回路で特に顕著になりますが、この記事で説明する一般的な誤差は、可聴周波数範囲でも動作するデバイスの性能に影響を与える可能性があります。

この記事の目的は、PCB 設計者が犯す一般的な間違いについて説明し、これらの間違いがパフォーマンスに与える影響を説明し、発生した問題を解決するための推奨事項を提供することです。

プリント回路基板 - 回路部品

アナログ回路のプリント基板が回路の動作に影響を及ぼさないように配線できるのは、まれなケースです。 同時に、そのような影響を最小限に抑えることができるため、デバイスのアナログ回路の特性はモデルやプロトタイプの特性と同じになります。

レイアウト

デジタル回路の設計者は、ジャンパを追加したり、逆に不要な導体を削除したり、プログラマブル超小型回路の動作を変更したりすることで、製造された基板上の小さなエラーを修正し、すぐに次の開発に進むことができます。 アナログ回路の場合はこの限りではありません。 この記事で説明する一般的なエラーの一部は、ジャンパを追加したり、余分なワイヤを削除したりしても修正できません。 これらはプリント基板全体を動作不能にする可能性があり、また動作不能にする可能性があります。

これらの修正方法を使用するデジタル回路設計者にとって、設計を製造に提出する前に十分に前もってこの記事の内容を読んで理解することが非常に重要です。 設計に少し注意を払い、可能なオプションについて議論することで、PCB がスクラップになるのを防ぐだけでなく、回路の小さなアナログ部分での間違いによるコストも削減できます。 バグを見つけて修正すると、何百時間も無駄になる可能性があります。 プロトタイプを作成すると、この時間を XNUMX 日以下に短縮できます。 すべてのアナログ回路をブレッドボードに作成する.

ノイズと干渉の原因

ノイズと干渉は、回路の品質特性を制限する主な要素です。 干渉は、発生源によって発生することもあれば、回路要素に誘導されることもあります。 アナログ回路は、デジタル シグナル プロセッサ (DSP) などの高速デジタル コンポーネントとともにプリント基板上に使用されることがよくあります。

高周波ロジック信号は、重大な無線周波数干渉 (RFI) を引き起こします。 ノイズ発生源の数は膨大です。デジタル システム、携帯電話、ラジオやテレビの主要な電源、蛍光灯の電源、パーソナル コンピュータ、雷放電などです。 アナログ回路が可聴周波数範囲で動作している場合でも、RFI により出力信号に顕著なノイズが発生する可能性があります。

PCB カテゴリ

PCB 設計の選択は、デバイス全体の機械的性能を決定する重要な要素です。 プリント基板の製造には、さまざまな品質レベルの材料が使用されます。 設計者にとって最も適しており便利なのは、PCB メーカーが近くにある場合です。 この場合、プリント基板材料の主なパラメータである抵抗率と誘電率を制御するのは簡単です。 残念ながら、これでは十分ではなく、可燃性、高温安定性、吸湿性などの他のパラメータに関する知識が必要になることがよくあります。 これらのパラメータは、プリント回路基板の製造に使用されるコンポーネントのメーカーのみが知ることができます。

ラミネート材料は、FR (難燃性、耐発火性) および G という指数で指定されます。FR-1 の指数を持つ材料は可燃性が最も高く、FR-5 は最も低いです。 インデックス G10 および G11 の材料には特別な特性があります。 プリント基板の材質を表に示します。 1.

カテゴリ FR-1 のプリント基板は使用しないでください。 FR-1 プリント基板が高電力コンポーネントによって熱損傷を受けた例は数多くあります。 このカテゴリの PCB はボール紙に似ています。

FR-4 は産業用機器の製造によく使用され、FR-2 は家電製品の製造に使用されます。 これら 2 つのカテゴリは業界標準化されており、FR-4 および FR-XNUMX 回路基板は多くの場合、ほとんどのアプリケーションに適しています。 しかし、これらのカテゴリーの特性が不完全であるため、他の素材の使用を余儀なくされる場合があります。 たとえば、非常に高い周波数の用途では、PTFE やセラミックさえもプリント基板の材料として使用されます。 ただし、PCB 材料が珍しいほど、価格は高くなる可能性があります。

PCB 材料を選択するときは、その吸湿性に特に注意してください。このパラメータは、表面抵抗、漏れ、高電圧絶縁特性 (絶縁破壊およびスパーク)、および機械的強度など、基板の望ましい特性に強い悪影響を与える可能性があるためです。 使用温度にも注意してください。 ホットスポットは、高周波でスイッチングする大型のデジタル集積回路の近くなど、予期せぬ場所で見つかることがあります。 このような領域がアナログ部品の直下にある場合、温度の上昇によりアナログ回路の特性に影響を与える可能性があります。

表1

カテゴリ	コンポーネント、コメント
FR-1	紙、フェノール組成物: 室温でのプレスおよびスタンピング、高い吸湿性
FR-2	紙、フェノール組成物：家電製品の片面プリント基板に適用可能、低吸水率
FR-3	紙、エポキシ組成物：良好な機械的および電気的特性を備えた開発
FR-4	グラスファイバー、エポキシ組成物: 優れた機械的および電気的特性
FR-5	グラスファイバー、エポキシ組成物: 高温でも高強度、不燃性
G10	グラスファイバー、エポキシ組成: 高い絶縁特性、グラスファイバーの最高強度、低吸湿性
G11	グラスファイバー、エポキシ組成物: 高温での高い曲げ強度、高い耐溶剤性

PCB 材料を選択したら、PCB フォイルの厚さを決定する必要があります。 このパラメータは主に、流れる電流の最大値に基づいて選択されます。 可能であれば、非常に薄いホイルの使用は避けるようにしてください。

プリント基板の層数

単層プリント基板

非常に単純な電子回路は、安価なフォイル材料 (FR-1 または FR-2) を使用した片面基板上に作成され、多くの場合、両面基板に似た多くのジャンパがあります。 このプリント基板の作成方法は、低周波回路にのみ推奨されます。 以下に説明する理由により、 片面プリント基板は干渉の影響を非常に受けやすい。 優れた片面 PCB を設計するのは、さまざまな理由から困難です。 それでも、このタイプの優れたボードはありますが、それを開発するときは、事前に十分に検討する必要があります。

二層プリント基板

次のレベルは両面プリント基板で、ほとんどの場合基板材料として FR-4 が使用されますが、FR-2 が使用されることもあります。 FR-4 の使用は、この材料からより高品質のプリント基板に穴が得られるため、より好ましいです。 両面プリント基板上の回路は配線がはるかに簡単です。 XNUMX つのレイヤーでは、交差するトレースの配線が容易になります。 ただし、アナログ回路では配線の交差はお勧めできません。 可能であれば、最下位レイヤー (下) をグラウンド ポリゴンに割り当て、残りの信号を上位レイヤー (上) に配線する必要があります。 埋め立て地を地上バスとして使用すると、次のような利点があります。

• 共通ワイヤは、回路内で最も頻繁に接続されるワイヤです。 したがって、配線を簡素化するために多くの共通ワイヤを用意することは理にかなっています。
• ボードの機械的強度を高めます。
• 共通ワイヤへのすべての接続の抵抗が減少し、その結果、ノイズや干渉が減少します。
• 各回路の分布容量が増加し、放射ノイズを抑制します。
• スクリーンであるポリゴンは、ポリゴンの側面にある音源から放射されるピックアップを抑制します。

両面プリント基板は、さまざまな利点があるにもかかわらず、特に小信号回路や高速回路には最適ではありません。 一般に、PCB の厚さ、つまりめっき層間の距離は 1,5 mm ですが、これは上記の XNUMX 層プリント基板の利点の一部を完全に実現するには長すぎます。 たとえば、間隔が広いため、割り当てられた容量が小さすぎます。

多層プリント基板

責任ある回路設計には、多層プリント基板 (MPB) が必要です。 これらが使用される理由は明らかです。

• 共通のワイヤバス、電源バス配線と同様に便利です。 別のレイヤー上のポリゴンが電源バスとして使用される場合、ビアを使用して回路の各要素に電源を供給するのは非常に簡単です。
• 信号層は電源レールから解放され、信号導体の配線が容易になります。
• 接地と電源ポリゴンの間に分布容量が発生し、高周波ノイズが低減されます。

多層プリント基板を使用するこれらの理由に加えて、あまり明らかではない理由が他にもあります。

• マルコーニの時代から知られていた反射効果（像面効果）による電磁波（EMI）および無線周波数（RFI）干渉の抑制が向上しました。 導体が平坦な導電面の近くに配置されると、戻り高周波電流のほとんどは導体の真下の平面を流れます。 これらの電流の方向は、導体の電流の方向と逆になります。 したがって、平面内の導体の反射によって信号伝送ラインが作成されます。 導体と面内の電流は大きさが等しく、方向が逆であるため、放射干渉がある程度減少します。 反射効果は、非分割ソリッド ポリゴン (地面ポリゴンと食べ物ポリゴンの両方) でのみ効果的に機能します。 完全性に違反すると、干渉抑制が低下します。
• 小規模生産における全体的なコストを削減します。 多層プリント回路基板は製造コストが高くなりますが、放出される可能性は単層および二層基板よりも低くなります。 したがって、場合によっては、多層基板のみを使用することで、開発中に設定された放射線の要件を満たすことができ、追加のテストやテストを実行する必要がなくなります。 MFPを使用すると、20層基板に比べて放射ノイズレベルをXNUMXdB低減できます。

レイヤー順

経験の浅い設計者にとって、PCB 層の最適な順序について混乱することがよくあります。 たとえば、4 つの信号層と XNUMX つのポリゴン層 (グランド層と電源層) を含む XNUMX 層チャンバーを考えてみましょう。 最適なレイヤー順序は何ですか? スクリーンとして機能するポリゴン間の信号レイヤー? それとも信号レイヤーの干渉を減らすためにポリゴンレイヤーを内部に作成しますか?

この問題を解決する際に留意すべき重要な点は、多くの場合、コンポーネントは依然として外側の層に配置されており、端子に信号を供給するバスはすべての層を通過するため、層の位置はあまり重要ではないということです。層。 したがって、画面効果は単なる妥協にすぎません。 この場合、電源ポリゴンと接地ポリゴンの間に大きな分散容量を作成し、それらを内側の層に配置することに注意することをお勧めします。

信号層を外側に置くことのもう XNUMX つの利点は、テスト用の信号が利用できることと、接続を変更できることです。 内層にある導体の接続を変更したことがある人なら誰でも、この機会に感謝するでしょう。

XNUMX 層以上のプリント基板の場合、一般的な規則として、高速信号トレースをグランド プレーンと電源プレーンの間に配置し、外側の層を低周波用に残します。

接地

グランドをアナログ部分とデジタル部分に分割することは、最も簡単で効果的なノイズ抑制方法の XNUMX つです。 多層プリント回路基板の XNUMX つ以上の層は、通常、グランド プレーンの層の下に割り当てられます。 開発者があまり経験がないか不注意な場合、アナログ部分のグランドがこれらのポリゴンに直接接続されてしまいます。 アナログ帰還電流はデジタル帰還電流と同じ回路を使用します。 自動ブリーダーもほぼ同じように機能し、すべての土地を団結させます。

アナロググランドとデジタルグランドを組み合わせた単一のグランドポリゴンを備えた以前に開発されたプリント基板を処理する場合、最初に基板上のグランドを物理的に分離する必要があります（この作業の後、基板の動作はほとんど不可能になります）。 その後、アナログ回路コンポーネントのアナログ グランド プレーン (アナログ グランドが形成されます) とデジタル回路コンポーネントのデジタル グランド プレーン (デジタル グランドが形成されます) へのすべての接続が行われます。 その後初めて、デジタル グラウンドとアナログ グラウンドがソース内で結合されます。

その他の土地形成規則:

• 電源レールと接地レールは同じ AC 電位である必要があります。これは、デカップリング コンデンサと分布容量の使用を意味します。
• アナログ ポリゴンとデジタル ポリゴンが重ならないようにします (図 1)。 アナログ電源レールとポリゴンをアナログ グランド ポリゴンの上に配置します (デジタル電源レールの場合と同様)。 アナログ範囲とデジタル範囲のいずれかの点で重複がある場合、重複領域間の分布容量によって AC カップリングが発生し、デジタル コンポーネントの動作からのノイズがアナログ回路に入ります。 このような重なりがあると、ポリゴンの分離が無効になります。
  
• 分離とは、アナログとデジタルのグランドを電気的に分離することを意味するものではありません (図 2)。 これらは、何らかの (できれば XNUMX つの) 低インピーダンス ノードで一緒に接続する必要があります。 適切に接地されたシステムには接地が XNUMX つだけあり、これは AC 主電源システムの接地端子、または DC 電源システム (バッテリなど) の共通接地です。 この回路内のすべての信号電流と電力電流は、システム グランドとして機能する XNUMX 点でこのグランドに戻る必要があります。 このような点は、デバイスケースの出力である可能性があります。 回路のグランドをパッケージ上の複数のポイントに接続すると、グランド ループが形成される可能性があることを理解することが重要です。 単一の共通接地点の作成は、システム設計の最も困難な側面の XNUMX つです。
  
• 可能であれば、リターン電流を流すためのコネクタの端子を分離します。リターン電流はシステムの接地点でのみ結合される必要があります。 コネクタ接点の経年劣化や嵌合部品の頻繁な切断は接点の抵抗の増加につながるため、より信頼性の高い動作を実現するには、一定数の追加ピンを備えたコネクタを使用する必要があります。 複雑なデジタル プリント基板には多くの層があり、数百または数千の導体が含まれています。 コネクタ ピンを追加する場合とは異なり、別の導体を追加しても問題が発生することはほとんどありません。 これが失敗した場合は、特別な予防措置を講じて、ボード上の各電源回路に XNUMX つの戻り電流導体を作成する必要があります。
• デジタル信号線を、回路のアナログ部品が配置されている PCB 上の場所から分離することが重要です。 これには、ポリゴンによる分離 (シールド)、短いアナログ信号パス、高速デジタル バスと重要なアナログ バスが隣接する受動部品の慎重な配置が含まれます。 デジタル信号バスは、アナログ コンポーネント領域の周囲に配線する必要があり、アナログ グラウンド、アナログ電源バス、およびポリゴンと重ならないようにする必要があります。 これが行われない場合、開発には新しい予期せぬ要素、つまりアンテナが含まれることになり、その放射は高インピーダンスのアナログコンポーネントと導体に影響を与えます（図3）。

• 回路のアナログ部分をボードの I/O 接続の近くに配置することは良い概念です。 高出力集積回路を使用するデジタル PCB 設計者は、トレース抵抗が低いとクロストークを排除できると信じて、アナログ コンポーネントを接続するために幅 1 mm、長さ数センチのバスバーを使用する傾向があります。 最終的には拡張されたフィルム コンデンサが使用され、デジタル コンポーネント、デジタル グラウンド、デジタル電源からのスプリアス信号を拾い、問題を悪化させます。

コンポーネントの適切な配置の例

図 4 は、電源を含む、ボード上のすべてのコンポーネントの可能なレイアウトを示しています。 ここでは、XNUMX つの独立した絶縁されたグランド/電源プレーンが使用されています。XNUMX つはソース用、XNUMX つはデジタル回路用、もう XNUMX つはアナログ回路用です。 アナログ部とデジタル部のグランド回路と電源回路を電源部のみで統合しています。 高周波ノイズはチョークによって電源回路で除去されます。 この例では、アナログ部とデジタル部の高周波信号が分離されています。 このような設計では、コンポーネントが適切に配置され、回路の分離規則が遵守されるため、好ましい結果が得られる可能性が非常に高くなります。

アナログ信号とデジタル信号をアナログ グランド領域上で結合する必要があるケースは XNUMX つだけです。 アナログ - デジタルおよびデジタル - アナログ コンバータは、アナログおよびデジタルのグランド ピンを備えたハウジングに収容されています。 前述の考慮事項を考慮すると、デジタル グランド ピンとアナログ グランド ピンはそれぞれデジタル グランド バスとアナログ グランド バスに接続する必要があると想定できます。 ただし、この場合はそうではありません。

ピン名 (アナログまたはデジタル) は、コンバータの内部構造と内部接続のみを指します。 回路では、これらのピンをアナログ グランド バスに接続する必要があります。 集積回路内で接続を行うこともできますが、トポロジ上の制限により、そのような接続で低い抵抗を得るのはかなり困難です。 したがって、コンバータを使用する場合は、アナログおよびデジタルのグランド ピンを外部接続することが想定されます。 これを行わないと、超小型回路のパラメータは仕様に記載されているパラメータよりもはるかに悪くなります。

コンバータのデジタル要素が回路の品質特性を低下させ、アナログ グランドおよびアナログ電源回路にデジタル ノイズを導入する可能性があることを考慮する必要があります。 コンバータの設計では、デジタル部分の消費電力が可能な限り少なくなるように、この悪影響を考慮しています。 この場合、論理素子のスイッチングによる干渉が軽減される。 コンバータのデジタル出力に大きな負荷がかかっていない場合、通常は内部スイッチングによって大きな問題が発生することはありません。 ADC または DAC を含むプリント基板を設計する場合、コンバータのデジタル電源をアナログ グランドにデカップリングすることを十分に考慮する必要があります。

受動部品の周波数特性

多くの設計者は、アナログ回路で使用される受動部品の周波数制限を完全に無視しています。 これらのコンポーネントの周波数範囲は限られており、指定された周波数範囲外で動作すると、予期しない結果が生じる可能性があります。 この議論は高速アナログ回路についてのみであると思われるかもしれません。 しかし、これは決して事実ではありません。高周波信号は、放射または導体を介した直接接続を通じて、低周波回路の受動部品に非常に強く影響します。 たとえば、オペアンプの単純なローパス フィルターは、その入力に高周波が印加されると簡単にハイパス フィルターに変わります。

抵抗器

抵抗の高周波特性は図5の等価回路で表すことができます。

コンデンサ

コンデンサの高周波特性は図6の等価回路で表すことができます。

実際、リアクタンスが 160 μΩ の電解コンデンサを見た人は誰もいません。 フィルムコンデンサと電解コンデンサのプレートは、寄生インダクタンスを生成するねじれた箔層です。 セラミックコンデンサの自己インダクタンス効果ははるかに小さいため、高周波での動作時に使用できます。 さらに、コンデンサにはプレート間に漏れ電流があり、これは端子と並列に接続された抵抗に相当し、端子とプレートの直列接続抵抗の影響に寄生効果が加わります。 さらに、電解質は完全な導体ではありません。 これらすべての抵抗が合計されて等価直列抵抗 (ESR) が形成されます。 直列抵抗によってリップルとノイズ抑制の有効性が制限されるため、デカップラーとして使用されるコンデンサは低 ESR でなければなりません。 動作温度が上昇すると、等価直列抵抗が大幅に増加し、コンデンサの性能が低下する可能性があります。 したがって、アルミ電解コンデンサを高い動作温度で使用する場合は、適切なタイプのコンデンサ（105℃）を使用する必要があります。

コンデンサのリード線も寄生インダクタンスの原因となります。 静電容量値が小さい場合は、リード線の長さを短く保つことが重要です。 寄生インダクタンスと寄生容量の組み合わせにより、共振回路が作成される可能性があります。 リード線のインダクタンスが 8 センチメートルあたり約 0,01nH であると仮定すると、リード線の長さが 12,5 センチメートルの XNUMXuF コンデンサの共振周波数は約 XNUMXMHz になります。 この効果は、数十年前に電子真空装置を開発したエンジニアには知られています。 この影響に気づいていないアンティークラジオを修復する人は、多くの問題に直面します。

電解コンデンサを使用する場合は、正しい接続を守る必要があります。 正端子は、より正の DC 電位に接続する必要があります。 接続を誤ると電解コンデンサに直流電流が流れ、コンデンサ自体が破損するだけでなく、回路の一部が破損する可能性があります。

まれに、回路内の XNUMX 点間の DC 電位差の符号が反転することがあります。 これには、無極性電解コンデンサを使用する必要があります。その内部構造は、直列に接続された XNUMX つの極性コンデンサと同等です。

インダクタンス

インダクタの高周波特性は図7の等価回路で表すことができます。

実際には、6,28MΩのインダクタは存在しません。 寄生抵抗の性質は簡単に理解できます。コイルの巻線は単位長さあたりにある程度の抵抗を持つワイヤで構成されています。 寄生容量は、コイルの次のターンが前のターンの近くに位置し、密に配置された導体間で容量結合が発生するという事実を考慮するまで認識するのがさらに困難です。 寄生容量により、動作周波数の上限が制限されます。 小型の巻線インダクタは、10 ～ 100 MHz の範囲で効率が悪くなり始めます。

回路基板

それほど明白ではありませんが、プリント回路基板自体は、上で説明した受動部品の特性を備えています。

プリント回路基板上の導体のパターンは、干渉の発生源にも受信機にもなり得ます。 配線を適切に行うと、放射源に対するアナログ回路の感度が低下します。

コンポーネントの導体とリード線が一種のアンテナを形成するため、プリント回路基板は放射線の影響を受けやすくなります。 アンテナ理論はかなり複雑な研究​​テーマであるため、この記事では取り上げません。 ただし、ここではいくつかの基本事項を説明します。

アンテナ理論のビット

アンテナの主なタイプの XNUMX つは、ロッドまたは直線導体です。 このようなアンテナが機能するのは、直線導体には寄生インダクタンスがあり、そのため外部ソースからの放射が集中してトラップされる可能性があるためです。 直線導体の合計インピーダンスには、抵抗性 (能動) 成分と誘導性 (無効性) 成分があります。

直流または低周波数では、能動成分が優勢になります。 周波数が増加するにつれて、無効成分はますます重要になります。 1 kHz ～ 10 kHz の範囲では、誘導成分が影響し始め、導体は低抵抗コネクタではなくなり、インダクタとして機能します。

PCB 導体のインダクタンスを計算する式は次のとおりです。

通常、PCB トレースの値は長さ 6 センチメートルあたり 12 nH ～ 10 nH です。 たとえば、57 cm の導体の抵抗は 8 mΩ、100 cm あたりのインダクタンスは 50 nH ですが、XNUMX kHz ではリアクタンスは XNUMX mΩ になり、より高い周波数では導体は抵抗ではなくインダクタンスになります。

ホイップ アンテナの法則によれば、ホイップ アンテナは波長の約 1/20 の長さで場と顕著に相互作用し始め、最大の相互作用は波長の 1/4 に等しいピンの長さで発生します。 したがって、前の段落の例の 10 cm 導体は、150 MHz を超える周波数では非常に優れたアンテナになり始めます。 デジタル回路のクロック発生器は 150 MHz を超える周波数では動作しない可能性があるにもかかわらず、その信号には高調波が常に存在することに注意してください。 プリント基板にかなりの長さのピンリードを備えたコンポーネントが含まれている場合、そのようなピンはアンテナとしても機能します。

アンテナのもう XNUMX つの主なタイプはループ アンテナです。 直線導体のインダクタンスは、曲げられてアークの一部になると大幅に増加します。 インダクタンスが増加すると、アンテナが磁力線と相互作用し始める周波数が低くなります。

ループ アンテナの理論に精通した経験豊富な PCB 設計者は、重要な信号に対してループを作成しないことを知っています。 ただし、一部の設計者はこのことを考慮せず、回路内の戻り電流導体と信号電流導体がループになっています。 ループ アンテナの作成は、例で簡単に示します (図 8)。 さらに、スロット アンテナの作成もここで示されています。

3つの場合を考えてください。

オプション A は、悪い設計の例です。 アナログ地上ポリゴンは一切使用しておりません。 ループ回路はグランド導体と信号導体によって形成されます。 電流が流れると電界とそれに垂直な磁界が発生します。 これらのフィールドはループ アンテナの基礎を形成します。 ループ アンテナの規則では、効率を最大化するには、各導体の長さが受信放射線の波長の半分に等しくなければならないと規定されています。 ただし、波長の 1/20 であっても、ループ アンテナは依然として非常に効果的であることを忘れてはなりません。

オプション B はオプション A よりも優れていますが、おそらく信号線を配線するための特定の場所を作成するため、多角形に隙間があります。 信号経路と戻り電流経路はスロット アンテナを形成します。 他のループは、チップの周囲の切り欠きに形成されます。

オプション B は、より優れた設計の例です。 信号経路と戻り電流経路が重なり、ループ アンテナの効率が損なわれます。 このオプションにも IC の周囲にカットアウトがありますが、リターン電流経路からは分離されていることに注意してください。

信号の反射と整合の理論はアンテナの理論に似ています。

PCB 導体が 90°回転すると、反射が発生する可能性があります。 これは主に、電流パスの幅の変化によるものです。 コーナーの上部では、トレース幅が 1.414 倍に増加するため、伝送線路の特性、特にトレースの分布容量と固有インダクタンスの不一致が生じます。 多くの場合、PCB 上でトレースを 90 度回転する必要があります。 最新の CAD パッケージの多くでは、描画したパスの角を滑らかにしたり、パスを円弧の形で描画したりできます。 図 9 は、コーナーの形状を改善するための XNUMX つのステップを示しています。 最後の例のみ、トレース幅を一定に保ち、反射を最小限に抑えます。

経験豊富な PCB レイアウト担当者へのヒント: スムージング手順は、液滴を作成してポリゴンを流し込む前の作業の最終段階に任せてください。 そうしないと、CAD パッケージの計算がより複雑になるため、スムーズ化に時間がかかります。

プリント基板の寄生効果

- 4層; 信号とグラウンド ポリゴン レイヤーが隣接している、

- 層間間隔 - 0,2 mm、

- 導体幅 - 0,75 mm、

- 導体長さ - 7,5 mm。

FR-4 の一般的な ER 値は 4.5 です。

すべての値を式に代入すると、これら 1,1 つのバス間の静電容量値 (11 pF に相当) が得られます。 このように一見小さい容量であっても、一部のアプリケーションでは受け入れられません。 図 1 は、高周波オペアンプの反転入力に接続した場合の XNUMX pF の静電容量の影響を示しています。

この影響により多くの問題が発生しますが、解決する方法は数多くあります。 これらの中で最も明白なのは、導体の長さの短縮です。 別の方法は、幅を小さくすることです。 反転入力に信号を供給するためにこの幅の導体を使用する理由はありません。 この導体にはほとんど電流が流れません。 トレースの長さを 2,5 mm、幅を 0,2 mm に縮小すると、静電容量は 0,1 pF に減少し、そのような静電容量は周波数応答の大幅な増加にはつながりません。 これを解決するもう XNUMX つの方法は、反転入力の下のポリゴンの一部とそこに来る導体を削除することです。

オペアンプ、特に高速オペアンプの反転入力は、高ゲイン回路では発振する傾向が非常に高くなります。 これは、オペアンプ入力段の不要な静電容量が原因です。 したがって、寄生容量を低減し、フィードバック部品を反転入力のできるだけ近くに配置することが非常に重要です。 対策を講じたにもかかわらず、アンプが励起される場合は、フィードバック抵抗の抵抗を比例的に減らして、回路の共振周波数を変更する必要があります。 ただし、それほど頻繁ではありませんが、抵抗を増やすことによって効果が得られることもあります。 励起効果は回路のインピーダンスにも依存します。 フィードバック抵抗を変更するときは、補正コンデンサの容量を変更することを忘れてはなりません。 また、抵抗器の抵抗値が減少すると、回路の消費電力が増加することを忘れてはなりません。

PCB トレースの幅を無制限に減らすことはできません。 限界幅は、技術プロセスとフォイルの厚さの両方によって決まります。 12 つの導体が互いに近くを通過すると、それらの間に容量結合と誘導結合が形成されます (図 XNUMX)。

これらの寄生効果を説明する関係はこの記事で説明するには十分複雑ですが、伝送線路とストリップラインに関する文献で見つけることができます。

差動配線またはマイクロストリップ配線の場合を除き、信号線は互いに平行に配線しないでください。 導体間のギャップは導体の幅の少なくとも XNUMX 倍でなければなりません。

アナログ回路のトレース間の静電容量は、抵抗値が大きい場合（数 MΩ）、問題となる可能性があります。 オペアンプの反転入力と非反転入力間の比較的大きな容量結合により、回路が容易に自己励起を引き起こす可能性があります。

プリント基板をレイアウトするときは常に、ビア、つまりビアを作成する必要があります。 相互接続 (図 13) の際、寄生インダクタンスも発生することに注意してください。 めっき後の穴径を d、チャネル長を h とすると、インダクタンスは次の近似式で計算できます。

たとえば、d=0,4 mm および h=1,5 mm (非常に一般的な値) の場合、穴のインダクタンスは 1,1 nH です。

穴のインダクタンスは、同じ寄生容量とともに共振回路を形成し、高周波で動作する場合に影響を受ける可能性があることに留意してください。 穴の固有インダクタンスは非常に低く、共振周波数はギガヘルツ範囲のどこかにありますが、信号がその経路に沿って複数のビアを強制的に通過する場合、それらのインダクタンスが加算され（直列接続）、共振周波数が低下します。 結論： アナログ回路の重要な高周波導体を配線するときは、多数のビアを避けるようにしてください。。 もう XNUMX つのマイナスの現象は、グランド ポリゴン内に多数のビアがあると、ループが作成される可能性があることです。 最良のアナログ配線 - すべての信号導体が同じ PCB 層上にあります。

上で説明した寄生効果に加えて、基板の表面が不十分に清浄であることに関連する寄生効果もあります。

回路内に大きな抵抗がある場合は、基板のクリーニングに特別な注意を払う必要があることに注意してください。 フラックス残留物と汚染物質は、PCB 製造の最終段階で除去する必要があります。 最近ではプリント基板の実装時に水溶性フラックスが使用されることが多くなっています。 有害性が低いため、水で簡単に除去できます。 しかし同時に、不十分な清浄水で基板を洗浄すると、さらなる汚染が発生し、誘電特性が悪化する可能性があります。 したがって、高インピーダンス回路を備えた PCB を新鮮な蒸留水で洗浄することが非常に重要です。

信号相互結合

アナログ部品とデジタル部品の両方を備えたプリント基板を分離する必要がある場合は、論理要素の電気的特性について少なくとも少しは理解しておく必要があります。

論理素子の典型的な出力段には、互いに直列に接続された 14 つのトランジスタが含まれており、電源回路とグランド回路の間にも接続されています (図 XNUMX)。

出力段がある論理状態から別の論理状態に切り替わると、状況は劇的に変化します。 この場合、短時間の間、両方のトランジスタが同時に開き、出力段の供給電流が大幅に増加します。これは、直列接続された XNUMX つのトランジスタを介して電源バスからグランドバスまでの電流経路の部分の抵抗が増加するためです。トランジスタが減ります。 消費電力は急激に増加し、その後減少します。これにより、電源電圧が局所的に変化し、電流が短期間で急激に変化します。 このような電流変化により、RF エネルギーが放出されます。 比較的単純なプリント回路基板上でも、論理要素の出力ステージが数十または数百あると考えられるため、それらの同時動作による全体的な影響は非常に大きくなる可能性があります。

これらの電流サージが発生する周波数範囲を正確に予測することは不可能です。これは、電流サージの発生頻度は、論理要素内のスイッチング トランジスタの伝播遅延などの多くの要因に依存するためです。 遅延は、生産プロセス中に発生する多くのランダムな原因にも依存します。 スイッチング ノイズは、全範囲にわたって広帯域の高調波分布を持ちます。 デジタルノイズを抑制するにはいくつかの方法があり、その適用はノイズのスペクトル分布に応じて異なります。

表 2 に、一般的なコンデンサ タイプの最大動作周波数を示します。

表2

タイプ	最大周波数
アルミ電解	100кГц
タンタル電解	1 MHz
雲母	500 MHz
керамический	1ギガヘルツ

表から、1 MHz 未満の周波数ではタンタル電解コンデンサが使用され、それより高い周波数ではセラミック コンデンサを使用する必要があることが明らかです。 コンデンサには独自の共振があり、コンデンサの選択を誤ると問題が解決しないだけでなく、さらに悪化する可能性があることを覚えておく必要があります。 図 15 は、10 つの汎用コンデンサ、0,01 µF タンタル電解コンデンサと XNUMX µF セラミックの典型的な自己共振を示しています。

実際の仕様はメーカーごとに異なる場合があり、同じメーカーでもロットごとに異なる場合があります。 コンデンサが効果的に機能するには、コンデンサが抑制する周波数が自己共振周波数よりも低い範囲にある必要があることを理解することが重要です。 そうしないと、リアクタンスの性質が誘導性となり、コンデンサが効果的に機能しなくなります。

単一の 0,1uF コンデンサがすべての周波数を拒否することを誤解しないでください。 小さなコンデンサ (10 nF 以下) は、より高い周波数でより効率的に動作します。

IC 電源デカップリング

高周波ノイズを抑制するための集積回路の電源デカップリングは、電源ピンとグランド ピンの間に接続された XNUMX つ以上のコンデンサで構成されます。 リード線をコンデンサに接続する導体を短く保つことが重要です。 そうでない場合、導体の自己インダクタンスが重要な役割を果たし、デカップリング コンデンサを使用する利点が無効になります。

パッケージ内にオペアンプが 1 つ、2 つ、または 4 つあるかどうかに関係なく、デカップリング コンデンサをマイクロ回路の各パッケージに接続する必要があります。オペアンプがバイポーラ電源によって電力供給されている場合、デカップリング コンデンサは言うまでもなく、各電源ピンにあります。 静電容量値は、回路内に存在するノイズや干渉の種類に応じて慎重に選択する必要があります。

特に困難な場合には、電源出力と直列に接続されたインダクタを追加する必要がある場合があります。 インダクタンスはコンデンサの後ではなく前に配置する必要があります。

もう 10 つの安価な方法は、インダクタンスを低抵抗の抵抗器 (100 ～ XNUMX オーム) に置き換えることです。 この場合、抵抗はデカップリングコンデンサとともに低周波フィルタを形成します。 この方法では、オペアンプの供給範囲が狭くなり、消費電力への依存も大きくなります。

通常、電源回路の低周波ノイズを抑制するには、電源入力コネクタに XNUMX つ以上のアルミニウムまたはタンタル電解コンデンサを使用するだけで十分です。 追加のセラミックコンデンサにより、他のボードからの高周波ノイズが抑制されます。

入力および出力デポジット

誘導ノイズの周波数範囲が回路の周波数範囲と大きく異なる状況では、解決策は単純かつ明白です。高周波ノイズを抑制するためにパッシブ RC フィルターを配置することです。 ただし、パッシブフィルターを使用する場合は注意が必要です。その特性は（パッシブコンポーネントの周波数特性の不完全性により）カットオフ周波数（f）の 100 ～ 1000 倍の周波数で特性を失います。_3db）。 異なる周波数範囲に調整された直列接続されたフィルターを使用する場合、ハイパス フィルターは干渉源に最も近くなければなりません。 フェライト インダクタはノイズ抑制にも使用できます。 特定の周波数までは抵抗の誘導性を保持し、それを超えると抵抗がアクティブになります。

アナログ回路上の干渉は非常に大きくなる可能性があるため、スクリーンを使用することによってのみ干渉を取り除く (または少なくとも減らす) ことが可能です。 効果的に機能させるには、最も問題を引き起こす周波数が回路に入らないように慎重に設計する必要があります。 これは、シールドには、遮蔽される放射線の波長の 1/20 を超える穴や切り欠きがあってはいけないことを意味します。 PCB 設計の最初から、目的の画面に十分なスペースを確保しておくことをお勧めします。 シールドを使用する場合、回路へのすべての接続にフェライト リング (またはビーズ) を追加で使用できます。

オペアンプ本体

単一のオペアンプでは、出力は入力の反対側に配置されます。 これにより、フィードバックワイヤの長さにより、アンプを高周波数で動作させることが困難になる可能性があります。 これを克服する 17 つの方法は、アンプとフィードバック コンポーネントを PCB の反対側に配置することです。 ただし、これにより、地面ポリゴンに少なくとも XNUMX つの追加の穴と切り欠きが生じます。 場合によっては、XNUMX 番目のアンプを使用しない場合でも、この問題を解決するためにデュアル オペアンプを使用する価値があります (また、その出力が適切に接続されている必要があります)。 図 XNUMX は、反転接続のフィードバック ループ ワイヤの短縮を示しています。

上記に加えて、デュアルおよびクワッド オペアンプを使用すると、より緊密な取り付けが可能になります。 別々のアンプは、いわば、互いにミラーリングされています (図 18)。

図 17 と 18 には、単一電源のミッドレンジ ドライバーなど、通常の動作に必要な接続のすべてが示されているわけではありません。 図 19 は、クワッドアンプを使用した場合のドライバーの図を示しています。

この図は、0402 つの独立した反転ステージの実装に必要なすべての接続を示しています。 半電圧ドライバの導体が集積回路パッケージの直下に配置されているため、導体の長さを短縮できることに注意する必要があります。 この例は、どのようにあるべきかを示すのではなく、何を行うべきかを示しています。 たとえば、中間レベルの電圧は XNUMX つのアンプすべてで同じにすることができます。 受動部品は適切なサイズに設定できます。 たとえば、サイズ XNUMX の平面コンポーネントは、標準 SO パッケージのピン間隔と一致します。 これにより、高周波用途において非常に短い導体長が可能になります。

オペアンプのパッケージタイプには主にDIP（デュアルインライン）とSO（スモールアウトライン）があります。 パッケージサイズが小さくなると、リード間隔も狭くなり、より小型の受動部品を使用できるようになります。 回路全体のサイズを小さくすることで寄生インダクタンスが減少し、より高い周波数での動作が可能になります。 ただし、これにより、コンポーネントと導体間の容量結合が増加するため、クロストークが強くなります。

体積および表面実装

さらに、追加コンポーネントを使用すると、基板の寸法と導体の長さが増加するため、回路を高周波で動作させることができなくなります。 ビアには独自のインダクタンスがあり、これも回路の動的特性に制限を課します。 したがって、プラグイン コンポーネントは、高周波回路や、高速ロジック回路の近くにあるアナログ回路には推奨されません。

設計者の中には、導体の長さを短くしようとして、抵抗器を垂直に配置する人もいます。 一見すると、これによりルートの長さが短縮されるように見えるかもしれません。 ただし、これにより抵抗を通る電流経路が増加し、抵抗自体がループ (インダクタンスのコイル) になります。 放射および受信容量は何倍にも増加します。

表面実装では、コンポーネントの各ピン用の穴が必要ありません。 ただし、回路をテストする場合には問題があり、特に小規模コンポーネントを使用する場合には、テスト ポイントとしてビアを使用する必要があります。

未使用の OU セクション

結論

• プリント基板を電気回路部品として考えてください。
• ノイズと干渉の発生源についての考えと理解を持っています。
• モデルとレイアウト回路。

プリント回路基板：

• 高品質の素材 (FR-4 など) のみを使用したプリント基板を使用してください。
• 多層プリント基板で作られた回路は、20 層基板で作られた回路よりも外部干渉の影響を XNUMX dB 受けにくくなります。
• 異なる土地とフィードに対して、重複しない個別のポリゴンを使用します。
• グランドと電源のポリゴンを PCB の内側の層に配置します。

コンポーネント：

• ボードの受動部品とトレースによってもたらされる周波数制限に注意してください。
• 高速回路では受動部品を垂直に配置することを避けるようにしてください。
• 高周波回路の場合は、表面実装用に設計されたコンポーネントを使用します。
• 導体は短いほど良いです。
• より長い導体長が必要な場合は、その幅を減らします。
• アクティブコンポーネントの未使用のリード線は正しく接続する必要があります。

• アナログ回路を電源コネクタの近くに配置します。
• ロジック信号を運ぶワイヤをボードのアナログ領域に配線したり、その逆を決して行わないでください。
• オペアンプの反転入力に適した導体を短くします。
• オペアンプの反転入力と非反転入力の導体が長距離にわたって互いに平行にならないようにしてください。
• 余分なビアの使用を避けるようにしてください。 自身のインダクタンスがさらなる問題を引き起こす可能性があります。
• 導体を直角に配線しないで、可能であれば角の上部を滑らかにしてください。

交換：

• 電源回路のノイズを抑制するために正しいタイプのコンデンサを使用します。
• 低周波干渉とノイズを抑制するには、電源入力コネクタにタンタル コンデンサを使用します。
• 高周波干渉とノイズを抑制するには、電源入力コネクタにセラミックコンデンサを使用します。
• マイクロ回路の各出力にセラミックコンデンサを使用します。 必要に応じて、異なる周波数範囲に複数のコンデンサを使用します。
• 回路内で励起が発生した場合は、大きな容量値ではなく、より小さな容量値のコンデンサを使用する必要があります。
• 電源回路で困難な場合には、小さな抵抗またはインダクタンスの直列接続された抵抗を使用します。
• アナログ電源デカップリング コンデンサは、デジタル グランドではなく、アナログ グランドにのみ接続する必要があります。

第XNUMX世代の最初のモバイルネットワークの要件が定義されています 25.02.2017

国際電気通信連合 (ITU) は、第 5 世代 (XNUMXG) セルラー ネットワークのデータ レート要件を発表しました。

この作業は、IMT-2020 プログラムの枠組みの中で行われます。 この指定は、それぞれ第 2000 世代 (3G) および第 4 世代 (XNUMXG) のすべてのネットワークの基礎となる、既存の ITU ファミリーのモバイル通信システムのグローバル標準である IMT-XNUMX および IMT-Advanced への追加として選択されました。 .

既報の通り、5Gの場合、加入者によるデータダウンロードの最大速度は20Gbpsに設定されています。 リバース リンクのスループットは、理論的には 10 Gbit/s に達するはずです。

第 100 世代ネットワークは、日常の実際の状況で、受信時に 50 Mbps、送信時に 5 Mbps の情報転送速度を提供する必要があると判断されています。 このような指標は現在の LTE ネットワークで達成できますが、XNUMXG の場合、これらはピークではなく、実際には最小値になります。

また、新しいネットワークの遅延が 4 ミリ秒を超えてはならないことも確立されています。 5G インフラストラクチャは、面積 1 km2 あたり少なくとも XNUMX 万人の消費者を接続する機能を提供する必要があります。 この場合、スマートフォンや電話だけでなく、モノのインターネット デバイス、スマート カー、さまざまなセンサーなどについても話しています。