1.論理スイッチング電流

論理状態を変更するときに、ほとんどのデジタル デバイスがクロック信号の先頭の直後に大きな突入電流を経験することは周知の事実です (図 1)。

たとえば、100 MHz で動作し、平均で約 4 A を消費する回路は、クロック シーケンスの最初の数ナノ秒の間に実際に 20 A の電流を必要とする可能性があります。 (論理状態を変更するときに大電流が発生する理由は、B. Carter による記事「プリント基板レイアウト技術」、elart.narod.ru/articles/article11/article11.htm - 翻訳者メモで考察されています。)

明らかに、この回路に 20 アンペアの電源から電力を供給すると、製品のサイズとコストが増加します。 あまり明らかではありませんが、リード線、PCB パターン、コンポーネントのリード線の寄生直列インダクタンスにより、大規模な電源が瞬間的な電流変化に迅速に応答できなくなる可能性があります。 一方、電源の負荷容量が不十分だと、電源レールとグランドレールでの電圧降下が不安定になります。 この現象は通常、高周波ノイズとして現れます。

2. 蓄電素子としてのコンデンサの応用

デカップリング コンデンサを使用すると、低インピーダンス (つまり、RF 電流の低インダクタンス) 電流経路を使用して消費者間で動作電流を分配することができます。 実際には、これは、デカップリング コンデンサがデジタル コンポーネントに直接対応し、電源がデジタル コンポーネントの再充電を担当することを意味します。 実行可能で成功したデカップリング回路を作成するための鍵は、使用するコンデンサの正しい選択と、それらの接続回路の正しい配線です。

コンデンサをデカップリング要素として使用するには、その動作の基本を理解する必要があります。 図 2a は、電荷を蓄積および蓄積し、それを放出するための静電容量である理想的なコンデンサを示しています。 図 3 は、理想コンデンサのインピーダンスの周波数依存性を示しています。周波数の増加に伴って値が単調に減少します。 デジタル システムの主なノイズは高周波ノイズ (>50 MHz) であるため、高周波でのインピーダンスの低減は電源デカップリングに適しています。

残念ながら、実際のコンデンサの動作はそれほど単純ではありません。 そのモデルを図 2b に示します。 実際のコンデンサの物理設計には、等価直列抵抗 (ESR) と等価直列インダクタンス (ESL) が含まれます。 また、実際のコンデンサには漏れ抵抗があります。 これらの寄生効果の合計により、インピーダンスの周波数依存性の性質が変化します (図 3)。

インピーダンス依存性の最低点は、自己共振周波数として知られています。 設計者は多くの場合、システムの動作周波数に近い固有共振周波数を持つコンデンサを見つけようとします。 ただし、実際のコンデンサのパラメータにより、100 MHz を超えるクロック周波数ではこの選択は現実的ではありません。 覚えておくべき重要なルール: デカップリング コンデンサは、その周波数でのインピーダンスが十分に低いままである限り、自身の共振周波数よりも低い周波数でも使用できます。.

コンデンサの等価直列抵抗による電圧降下は、コンデンサを流れる電流に比例します。 電源電圧を安定に保つことが重要であるため、デカップリング回路には低 ESR (つまり 200 mΩ 未満) のコンデンサを使用することが望ましいです。 等価直列インダクタンスは、コンデンサが電流の変化にどれだけ速く応答するかを決定します。ESL 値が低いコンデンサは、電流の変化により速く応答します。これは、高周波デカップリング回路にとって非常に重要です。 パラメータとしては ESR の方が広く説明され研究されていますが、おそらく ESL の方が重要です。 表 1 にリストされているすべての表面実装コンデンサの ESL 値はかなり低くなります。

サイズ	ESL 分 (nH)	ESL最大（nH）
0402	0,54	1,90
0603	0,54	1,95
0805	0,70	1,94
1206	1,37	2,26
1210	0,61	1,55
1812	0,91	2,25
ラジアルリード付き	6,0	15,0
アキシャルリード付き	12,0	20,0

タイプ I の誘電体材料を使用したコンデンサは、時間や温度によって性能が低下しませんが、誘電率の値が低いため、デカップリング コンポーネントとして使用すると効率が悪くなります。 タイプ II 材料を使用したコンデンサ (X7R) は、優れた長期安定性 (10 年間で 10% の損失)、熱性能、および高い誘電率により、より良い選択となります。 タイプ III 材料は、誘電率が最も高く、熱性能が低く (極端な温度で 50 ～ 75% の損失)、長期安定性も劣ります (20 年間で 10% の損失)。 一般的な誘電体の中でも、多層セラミックと合成誘電体の等価直列インダクタンスと抵抗は小さくなります。 セラミックコンデンサはより簡単に入手できます。 タンタル コンデンサは一般的な低周波デカップリングとしてよく使用されますが、ローカル デカップリングには適していません。

表 1 に、さまざまなタイプのコンデンサ パッケージの代表的な ESL 値を示します。 サイズは等価直列インダクタンスの定義要素です。通常、コンデンサが小さいほど、同じ値の静電容量でも ESL が低くなります。 ESL値が高いコンデンサは、デカップリング要素としての使用には適していません。

一般に、正しい戦略は、最小の全体寸法で最大の静電容量を持つコンデンサを見つけることです。 ただし、この選択には注意が必要です。 コンデンサケースの高さはESLに大きく影響します。 表 1 で重複する ESL 範囲については、より小さい PCB フットプリントのパッケージを選択できます。 ただし、ESL値が大きくなる場合があります。 したがって、コンデンサのタイプを選択するときは、メーカーのパラメータに基づいて最適な妥協案を決定する必要があります。

3.導体インダクタンス

コンポーネントや回路を配線する場合、良好なデカップリングを妨げる主な障害はインダクタンスです。 非常に大まかな近似では、FR-50 材料上の特性インピーダンス 4 Ω のトレースのインダクタンスは、長さ 9 mm ごとに約 0,025 pH になると仮定できます。 単一ビアのインダクタンスは約 500 pH で、形状によって異なります。

インダクタンスは長さに比例するため、コンポーネントの端子とデカップリング コンデンサの間の導体の長さを最小限に抑えることが重要です。 インダクタンスはトレース幅に反比例するため、狭い導体よりも広い導体の方が優先されます。

現在のパスは常にループであり、このループは最小化する必要があることに注意してください。 コンポーネントの電源ピンとコンデンサのピンの間の距離を縮めても、全体のインダクタンスは減少しない可能性があります。 コンデンサを適切に配置するにはどうすればよいですか? コンポーネントの電源ピンに近いですか? それとも地球の終焉に近づいているのでしょうか？ それともこれらの結論の中間にあるのでしょうか？ 一部の情報源では、コンデンサを電源プレーンまたはグランド プレーンから最も遠い端子の近くに配置することを推奨しています。

4. コンデンサの配線オプション

デカップリング回路を効率的に動作させるには、適切な配線が非常に重要です。 表 1 からわかるように、実効直列インダクタンス値が 1 nH 未満のコンデンサは非常に手頃な価格です。 わずか 2 nH を追加すると、コンデンサの ESL 値が 4 倍になります。 図2は、0,8 nFコンデンサの4,7 nHの自己インダクタンスにXNUMX nHの導体インダクタンスを追加したときの自己共振周波数の変化と積分リアクタンスの増加を示しています。

図 5 は、デカップリング コンデンサを配置および接続するためのいくつかの方法を示しています。 簡単にするために、図ではコンデンサの端子と能動部品の電源端子のみを示しています。 コンデンサ端子とコンポーネントの共通電源端子の間の接続にも十分な注意を払う必要があります。

図 5A は、最も一般的な配線構成を示しています。 コンポーネントの電源ピンは、短い導体によってビアを介して内層の電源バスに接続されています。 ボードの反対側のデカップリング コンデンサは同じビアに接続されています。 このアプローチは配線の容易さによって推進されることが多いですが、これによりデカップリング回路が効率的に動作し、配線スペースが節約されます。 1 つの単一の穴により、デカップリング回路に約 XNUMX nH の寄生インダクタンスが追加されます。

コンデンサがコンポーネントのリード線から 50 ミル (1,27 mm) の位置にある場合、追加されるインダクタンスは最大でも約 0,9 nH になります。 コンデンサを能動部品から遠くに配置すると、導体が長くなり、寄生インダクタンスが大きくなります。

オプションB 大幅な改善を表します オプションA デカップリング コンデンサと能動部品をプリント基板の同じ側に配置します。 コンデンサはビアの寄生インダクタンスの後に接続されます。 十分に短い導体を使用すると、デカップリング回路によって追加される寄生インダクタンスは 1 nH 未満になります。

オプションD オプション A の開発を表します。自己インダクタンスを低減し、分布容量を増加させるために、導体の幅が広くなり、デカップリング回路の特性も改善されます。

オプション E - オプション B を変更して導体を広くし、パフォーマンスを向上させます。

一見すると、オプション C は、能動部品をデカップリング コンデンサに直接接続する導体がないため、デカップリング配線にはまったく適していないように見えます。 実際、これらはどちらもホールを介して、内層にある電源ポリゴンとグランド ポリゴンに接続されています。 穴が 2 つある場合、最小 XNUMX nH の寄生インダクタンスがデカップリング回路に追加されます。 ただし、電源導体とグランド導体の幅が非常に広い場合、長さがそれほど長くなければ、インダクタンスはほとんど、またはまったく追加されません。 この配線オプションは、デカップリング コンデンサを能動部品の十分近くに配置できない場合に適しています。

バリアントF - 追加の平行穴を追加することによるオプション C の改善。 この追加により、ビアの寄生インダクタンスが XNUMX 分の XNUMX に減少し、回路性能が向上するため、スペースが許す限り常に使用する必要があります。

5.複合コンデンサの使用

並列接続では静電容量が加算され、その結果インダクタンスが減少するため、同じ静電容量値を持つ XNUMX つの小さなコンデンサを並列接続すると、XNUMX つの大きなコンデンサを使用する場合に比べて定性的なゲインが得られます。 最終結果は、同じデカップリング キャパシタンスとより少ない寄生等価直列インダクタンスになります。

実際には、ローカル デカップリングを作成するために異なる容量値のコンデンサを使用することは通常避けられます。 異なる静電容量を持つ複合コンデンサには、個々のコンデンサのインピーダンスの周波数依存性から構成されるインピーダンスの周波数依存性があります。 例を図 6 に示します。

低周波の分離には 47nF のコンデンサが使用され、高周波には 150pF のコンデンサが使用されます。 一見すると、これらのコンデンサを並列に接続すると、インピーダンス応答が改善されるように思えるかもしれません。

残念ながらそうではありません。 このような接続は、コンデンサの固有共振周波数間の周波数で重大な問題を引き起こす可能性があります。 図 7 は、XNUMX つのコンデンサを組み合わせると全体の周波数応答に反共振ピークが生成される (したがって抵抗が増加する) ことを示しています。

この問題の原因は、図 8 に示す等価回路を見ると簡単に特定できます。寄生コンデンサ コンポーネントを接続すると、典型的な共振回路が得られます。

ただし、デカップリング要素として使用される複合コンデンサは、精密回路で広く使用されています。 この場合、コンデンサの選択には細心の注意を払い、すべての寄生コンポーネントを含む回路をモデル化する必要があります。